K4T56163QI

DDR2 SDRAM

256MB I-死DDR2 SDRAM规格

84FBGA与无铅

（符合RoHS ）

信息在本文档提供有关三星产品，

并随时更改，恕不另行通知。

本条中的任何文件应当解释为授予任何许可，

明示或暗示，被禁止的或其他方式，

任何知识产权权利三星的产品或技术。所有

信息在本文档提供

作为"AS IS"基础不承担任何声明或保证。

1.对于更新或有关三星产品的更多信息，请联系您最近的三星办公。

2.三星的产品不得用于生命支持，重症监护，医疗，安全设备，或者类似用途

应用在生活中还是个人或人身伤害，或任何军事损失的产品故障或couldresult

国防应用，或任何政府采购到特殊条款或规定可能适用。

*三星电子保留随时更改产品或规格，恕不另行通知。

1 42

1.0版2007年10月

K4T56163QI

DDR2 SDRAM

目录

1.0订购信息....................................................................................................................4

2.0主要特点.................................................................................................................................4

3.0封装引脚/机械尺寸&地址.......................................... ................... 5

3.1 X16封装引脚（顶视图） ： 84ball FBGA封装

.......................................................................5

3.2 FBGA封装尺寸（ X16 ）

.......................................................................................................6

4.0输入/输出功能描述............................................ .............................................. 7

5.0 DDR2 SDRAM地址...........................................................................................................8

6.0绝对最大额定直流电压值............................................. .................................................. 9 ....

7.0交流&直流工作条件............................................ .................................................. ..... 9

7.1建议的直流工作条件（ SSTL - 1.8 ）

.........................................................................9

7.2工作温度条件

..................................................................................................10

7.3 DC输入逻辑电平

....................................................................................................................10

7.4交流输入逻辑电平

....................................................................................................................10

7.5交流输入测试条件

..............................................................................................................10

7.6差分输入AC逻辑电平

.....................................................................................................11

7.7差分交流输出参数

..................................................................................................11

8.0 ODT DC电气特性............................................. ................................................ 11

9.0 OCD默认特征......................................................................................................12

10.0 IDD规格参数和测试条件........................................... ................... 13

11.0 DDR2 SDRAM IDD规格...........................................................................................................15

12.0输入/输出电容.........................................................................................................16

13.0电气特性&交流时序DDR2-800 / 667 / 400分之533 .................................. .... 16

通过器件密度13.1刷新参数

........................................................................................16

13.2速箱和CL ， tRCD的，激进党，真相与和解委员会tRAS的相应斌

.............................................16

由速度等级13.3时序参数

............................................................................................17

14.0一般注意事项，可能适用于所有交流参数....................................... ................. 19

专用AC参数15.0具体说明........................................... ............................... 21

2 42

1.0版2007年10月

K4T56163QI

DDR2 SDRAM

YEAR

2007

- 初始版本

历史

修订历史

调整

1.0

MONTH

十月

3 42

1.0版2007年10月

K4T56163QI

1.0订购信息

组织。

16Mx16

DDR2-800 5-5-5

K4T56163QI-ZC(L)E7

DDR2-800 6-6-6

K4T56163QI-ZC(L)F7

DDR2-667 5-5-5

K4T56163QI-ZC(L)E6

DDR2-533 4-4-4

K4T56163QI-ZC(L)D5

DDR2 SDRAM

DDR2-400 3-3-3

K4T56163QI-ZC(L)CC

包

84 FBGA

注意：

1.速度斌是为了CL- tRCD的-TRP的

2.符合RoHS标准

2.0主要特点

速度

CAS延迟

的tRCD （MIN）

激进党（分钟）

的tRC （分钟）

DDR2-800 5-5-5

5

12.5

12.5

57.5

DDR2-800 6-6-6

6

15

15

60

DDR2-667 5-5-5

5

15

15

60

DDR2-533 4-4-4

4

15

15

60

DDR2-400 3-3-3

3

15

15

55

单位

TCK

ns

ns

ns

JEDEC标准的1.8V ± 0.1V电源

VDDQ = 1.8V ± 0.1V

200 MHz的F

CK

为400MB /秒/针， 267MHz F

CK

为533MB /秒/

脚， 333MHz的F

CK

为667Mb /秒/针， 400MHz的F

CK

为800MB /

秒/针

4银行

中科院发布

可编程CAS延时： 3 ， 4 ， 5 ， 6

可编程附加延迟：0， 1 ，2，3 ，4，5

写延迟（ WL ） =读延时（ RL ） -1

突发长度： 4,8 （隔行/半字节顺序）

可编程顺序/交错突发模式

双向差分数据选通（单端数据 -

闪光灯是一个可选功能）

片外驱动器（ OCD ）阻抗调整

片上终端

特殊功能支持

-PASR （部分阵列自刷新）

-50ohm ODT

- 高温度自刷新速率使得

平均更新周期7.8us时于T低

例

85°C,

3.9us ，在85°C <牛逼

例

< 95

°C

所有无铅产品符合RoHS指令的

256MB的DDR2 SDRAM是作为一个为4Mbit ×16个I / O ×4

银行设备。该同步器实现高速dou-

高达800MB /秒/针（ DDR2-800 ）的BLE -数据速率传输速率

一般应用。

该芯片的设计符合下列关键DDR2

SDRAM的功能，如中科院发布与附加延迟，写

延时=读延时-1 ，片外驱动器（ OCD ）阻抗

调整和片上终端。

所有的控制和地址输入端有一对同步

对外部提供的差分时钟。输入被锁在

差分时钟交叉点（ CK上升沿和CK下降） 。所有I / O

有一对双向选通（ DQS的同步和

DQS）在源同步方式。地址总线用于

传达行，列和行地址信息在一个RAS /

CAS复用的风格。例如，256MB （ X16 ）设备接收

13/9/2解决。

256MB的DDR2器件采用1.8V单电源± 0.1V

电源和1.8V ± 0.1V VDDQ 。

256MB的DDR2器件在84ball FBGAs （ X16 ）提供。

注意：

功能描述和时序规范包含在

该数据表的操作的DLL启用模式。

注意：

本数据手册是全DDR2规格的抽象，并不包括在“三星DDR2描述的共同特征

SDRAM器件操作&时序图“

4 42

1.0版2007年10月

K4T56163QI

3.0封装引脚/机械尺寸&地址

DDR2 SDRAM

3.1 X16封装引脚（顶视图） ： 84ball FBGA封装

1

VDD

DQ14

VDDQ

DQ12

VDD

DQ6

VDDQ

DQ4

VDDL

2

NC

VSSQ

DQ9

VSSQ

NC

VSSQ

DQ1

VSSQ

VREF

CKE

3

VSS

UDM

VDDQ

DQ11

VSS

LDM

VDDQ

DQ3

VSS

WE

BA1

A1

A5

A9

NC

A

B

C

D

E

F

G

H

J

K

L

M

N

P

R

7

VSSQ

UDQS

VDDQ

DQ10

VSSQ

LDQS

VDDQ

DQ2

VSSDL

RAS

CAS

A2

A6

A11

NC

8

UDQS

VSSQ

DQ8

VSSQ

LDQS

VSSQ

DQ0

VSSQ

CK

CK

CS

A0

A4

A8

NC

9

VDDQ

DQ15

VDDQ

DQ13

VDDQ

DQ7

VDDQ

DQ5

VDD

ODT

NC

BA0

A10/AP

VDD

VSS

A3

A7

VSS

VDD

A12

注意：

1. VDDL和VSSDL的电源和接地的DLL。

2.如果只有8的DQ总分16的DQ使用， LDQS ， LDQSB和DQ0 7必须被使用。

1

2

3

4

5

6

7

8

9

球的位置（ X16 ）

：填充的球

+ ：无人区球

A

B

C

D

E

F

顶视图

（参阅通过包球）

G

H

J

K

L

M

N

P

R

+

+

+

+

+

+

+

+

+

+

+

+

+

+

+

+

+

+

+

+

+

+

+

+

+

+

+

+

+

+

+

+

+

+

+

+

+

+

+

+

+

+

+

+

+

+

+

+

+

+

+

5 42

1.0版2007年10月