1GB M-死DDR2 SDRAM
目录
DDR2 SDRAM
0订购信息
1.主要特点
2.封装引脚/燃油系统可采用机械尺寸&地址
2.1包装Pintout &燃油系统可采用机械尺寸
2.2输入/输出功能说明
2.3寻址
3.绝对最大额定值
4.交流&直流工作条件&规格
第29页2
Rev.1.1 2005年1月
1GB M-死DDR2 SDRAM
0订购信息
组织
256Mx4
128Mx8
64Mx16
DDR2-533 4-4-4
K4T1G044QM-ZCD5
K4T1G084QM-ZCD5
K4T1G164QM-ZCD5
DDR2-400 3-3-3
K4T1G044QM-ZCCC
K4T1G084QM-ZCCC
K4T1G164QM-ZCCC
DDR2 SDRAM
包
LEAD -FREE
LEAD -FREE
LEAD -FREE
注：速度斌是为了CL- tRCD的-TRP的
教育部重点特色
速度
CAS延迟
的tRCD （MIN）
激进党（分钟）
的tRC （分钟）
DDR2-533
4-4-4
4
15
15
55
DDR2-400
3-3-3
3
15
15
55
单位
TCK
ns
ns
ns
JEDEC标准的1.8V ± 0.1V电源
VDDQ = 1.8V ± 0.1V
200 MHz的F
CK
为400MB /秒/针， 267MHz F
CK
为
533Mb/sec/pin.
8银行
中科院发布
可编程CAS延时： 3 ， 4 ， 5
可编程附加延迟：0， 1 ，2，3和4中
写延迟（ WL ） =读延时（ RL ） -1
突发长度： 4,8 （隔行/半字节顺序）
可编程顺序/交错突发模式
双向差分数据选通（单端
数据选通是一个可选功能）
片外驱动器（ OCD ）阻抗调整
片上终端
平均更新周期7.8us时于T低
例
85°C ， 3.9us在85°C <牛逼
例
< 95
°C
包装： 68ball FBGA - 256Mx4 / 128Mx8 ， 92ball
FBGA - 64Mx16
所有无铅产品符合RoHS指令的
1GB的DDR2 SDRAM是作为一个32兆×4个I / O
X 8家银行， 16兆×8个I / O X 8banks或8Mbit的×16个I / O ×8
银行设备。该同步装置实现高
达的速度的双倍数据速率的传输速率
533MB /秒/针（ DDR2-533 ）一般应用。
该芯片的设计符合下列关键
DDR2 SDRAM的功能，如中科院发布与添加剂
等待时间，等待时间写=读取延迟 - 1 ，关闭芯片
驱动器（ OCD）阻抗调节和开模端接
化。
所有的控制和地址输入与同步
一对外部提供的差分时钟。输入是
在差分时钟的交叉点闭锁（ CK的上升沿
和CK下降） 。所有的I / O都具有一对同步
双向选通（ DQS和DQS ）在源同步的
知性时尚。地址总线用于传送行，同事
在RAS / CAS UMN和银行地址信息
复风格。例如，1GB （ X4）设备接收
14/11/3解决。
1GB的DDR2器件采用1.8V单电源± 0.1V
电源和1.8V ± 0.1V VDDQ 。
1GB的DDR2器件在68ball FBGAs （ X4 / X8 ）提供
而在92ball FBGAs （ X16 ） 。
注意：
所描述的功能和定时规范
包含在此数据表系统蒸发散是启用的DLL
操作模式。
注：本数据手册是全DDR2规格的抽象的，不覆盖的共同特征
这在“ DDR2 SDRAM器件操作&时序图”进行了描述。
第29页3
Rev.1.1 2005年1月
1GB M-死DDR2 SDRAM
2.封装引脚/燃油系统可采用机械尺寸&地址
DDR2 SDRAM
2.1封装引脚
X4封装引脚（顶视图） ： 68ball FBGA封装
（ 60balls + 8balls哑球）
1
NC
2
NC
3
A
B
C
D
7
8
NC
9
NC
VDD
NC
VDDQ
NC
VDDL
NC
VSSQ
DQ1
VSSQ
VREF
CKE
VSS
E
F
G
H
J
K
L
M
N
P
R
T
U
V
VSSQ
的DQ
VDDQ
DQ2
VSSDL
RAS
CAS
A2
A6
A11
NC
的DQ
VSSQ
DQ0
VSSQ
CK
CK
CS
A0
A4
A8
A13
VDDQ
NC
VDDQ
NC
VDD
ODT
DM
VDDQ
DQ3
VSS
WE
BA1
A1
A5
A9
NC
BA2
BA0
A10/AP
VDD
VSS
A3
A7
VSS
VDD
A12
NC
NC
W
NC
NC
注意事项：
1.引脚E3具有相同
电容的引脚E7 。
2. VDDL和VSSDL是
电源和接地的
DLL。
球的位置（ X4）
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
V
W
：填充的球
+ ：无人区球
顶视图
（参阅通过包球）
2
3
4
5
6
7
8
9
+
+ + +
+ + +
+ + +
+
+
+
+ + +
+ + +
+ + +
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+ + +
+ + +
+ + +
+
+
+
+ + +
+ + +
+ + +
+
Rev.1.1 2005年1月
第29页4
1GB M-死DDR2 SDRAM
DDR2 SDRAM
X8封装引脚（顶视图） ： 68ball FBGA封装
（ 60balls + 8balls哑球）
1
NC
2
NC
3
A
B
C
D
7
8
NC
9
NC
VDD
DQ6
VDDQ
DQ4
VDDL
NU /
RDQS
VSSQ
DQ1
VSSQ
VREF
CKE
VSS
DM /
RDQS
VDDQ
DQ3
VSS
WE
BA1
A1
A5
A9
NC
E
F
G
H
J
K
L
M
N
P
R
T
U
V
VSSQ
的DQ
VDDQ
DQ2
VSSDL
RAS
CAS
A2
A6
A11
NC
的DQ
VSSQ
DQ0
VSSQ
CK
CK
CS
A0
A4
A8
A13
VDDQ
DQ7
VDDQ
DQ5
VDD
ODT
BA2
BA0
A10/AP
VDD
VSS
A3
A7
VSS
VDD
A12
NC
NC
W
NC
NC
注意事项：
1.引脚F3和E2有
相同的电容为
引脚F7和E8 。
2.对于一个读使能时，
频闪对RDQS &
RDQS是相同的
功能和时序
频闪对DQS DQS &
和输入掩码
功能被禁用。
3. DM的功能或
RDQS / RDQS启用
通过EMRS命令。
4. VDDL和VSSDL是
电源和接地的
DLL。
球的位置的（x8）
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
V
W
：填充的球
+ ：无人区球
顶视图
（参阅通过包球）
2
3
4
5
6
7
8
9
+
+ + +
+ + +
+ + +
+
+
+
+ + +
+ + +
+ + +
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+ + +
+ + +
+ + +
+
+
+
+ + +
+ + +
+ + +
+
Rev.1.1 2005年1月
第29页5
1GB M-死DDR2 SDRAM
目录
DDR2 SDRAM
0订购信息
1.主要特点
2.封装引脚/燃油系统可采用机械尺寸&地址
2.1包装Pintout &燃油系统可采用机械尺寸
2.2输入/输出功能说明
2.3寻址
3.绝对最大额定值
4.交流&直流工作条件&规格
第29页2
Rev.1.1 2005年1月
1GB M-死DDR2 SDRAM
0订购信息
组织
256Mx4
128Mx8
64Mx16
DDR2-533 4-4-4
K4T1G044QM-ZCD5
K4T1G084QM-ZCD5
K4T1G164QM-ZCD5
DDR2-400 3-3-3
K4T1G044QM-ZCCC
K4T1G084QM-ZCCC
K4T1G164QM-ZCCC
DDR2 SDRAM
包
LEAD -FREE
LEAD -FREE
LEAD -FREE
注：速度斌是为了CL- tRCD的-TRP的
教育部重点特色
速度
CAS延迟
的tRCD （MIN）
激进党（分钟）
的tRC （分钟）
DDR2-533
4-4-4
4
15
15
55
DDR2-400
3-3-3
3
15
15
55
单位
TCK
ns
ns
ns
JEDEC标准的1.8V ± 0.1V电源
VDDQ = 1.8V ± 0.1V
200 MHz的F
CK
为400MB /秒/针， 267MHz F
CK
为
533Mb/sec/pin.
8银行
中科院发布
可编程CAS延时： 3 ， 4 ， 5
可编程附加延迟：0， 1 ，2，3和4中
写延迟（ WL ） =读延时（ RL ） -1
突发长度： 4,8 （隔行/半字节顺序）
可编程顺序/交错突发模式
双向差分数据选通（单端
数据选通是一个可选功能）
片外驱动器（ OCD ）阻抗调整
片上终端
平均更新周期7.8us时于T低
例
85°C ， 3.9us在85°C <牛逼
例
< 95
°C
包装： 68ball FBGA - 256Mx4 / 128Mx8 ， 92ball
FBGA - 64Mx16
所有无铅产品符合RoHS指令的
1GB的DDR2 SDRAM是作为一个32兆×4个I / O
X 8家银行， 16兆×8个I / O X 8banks或8Mbit的×16个I / O ×8
银行设备。该同步装置实现高
达的速度的双倍数据速率的传输速率
533MB /秒/针（ DDR2-533 ）一般应用。
该芯片的设计符合下列关键
DDR2 SDRAM的功能，如中科院发布与添加剂
等待时间，等待时间写=读取延迟 - 1 ，关闭芯片
驱动器（ OCD）阻抗调节和开模端接
化。
所有的控制和地址输入与同步
一对外部提供的差分时钟。输入是
在差分时钟的交叉点闭锁（ CK的上升沿
和CK下降） 。所有的I / O都具有一对同步
双向选通（ DQS和DQS ）在源同步的
知性时尚。地址总线用于传送行，同事
在RAS / CAS UMN和银行地址信息
复风格。例如，1GB （ X4）设备接收
14/11/3解决。
1GB的DDR2器件采用1.8V单电源± 0.1V
电源和1.8V ± 0.1V VDDQ 。
1GB的DDR2器件在68ball FBGAs （ X4 / X8 ）提供
而在92ball FBGAs （ X16 ） 。
注意：
所描述的功能和定时规范
包含在此数据表系统蒸发散是启用的DLL
操作模式。
注：本数据手册是全DDR2规格的抽象的，不覆盖的共同特征
这在“ DDR2 SDRAM器件操作&时序图”进行了描述。
第29页3
Rev.1.1 2005年1月
1GB M-死DDR2 SDRAM
2.封装引脚/燃油系统可采用机械尺寸&地址
DDR2 SDRAM
2.1封装引脚
X4封装引脚（顶视图） ： 68ball FBGA封装
（ 60balls + 8balls哑球）
1
NC
2
NC
3
A
B
C
D
7
8
NC
9
NC
VDD
NC
VDDQ
NC
VDDL
NC
VSSQ
DQ1
VSSQ
VREF
CKE
VSS
E
F
G
H
J
K
L
M
N
P
R
T
U
V
VSSQ
的DQ
VDDQ
DQ2
VSSDL
RAS
CAS
A2
A6
A11
NC
的DQ
VSSQ
DQ0
VSSQ
CK
CK
CS
A0
A4
A8
A13
VDDQ
NC
VDDQ
NC
VDD
ODT
DM
VDDQ
DQ3
VSS
WE
BA1
A1
A5
A9
NC
BA2
BA0
A10/AP
VDD
VSS
A3
A7
VSS
VDD
A12
NC
NC
W
NC
NC
注意事项：
1.引脚E3具有相同
电容的引脚E7 。
2. VDDL和VSSDL是
电源和接地的
DLL。
球的位置（ X4）
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
V
W
：填充的球
+ ：无人区球
顶视图
（参阅通过包球）
2
3
4
5
6
7
8
9
+
+ + +
+ + +
+ + +
+
+
+
+ + +
+ + +
+ + +
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+ + +
+ + +
+ + +
+
+
+
+ + +
+ + +
+ + +
+
Rev.1.1 2005年1月
第29页4
1GB M-死DDR2 SDRAM
DDR2 SDRAM
X8封装引脚（顶视图） ： 68ball FBGA封装
（ 60balls + 8balls哑球）
1
NC
2
NC
3
A
B
C
D
7
8
NC
9
NC
VDD
DQ6
VDDQ
DQ4
VDDL
NU /
RDQS
VSSQ
DQ1
VSSQ
VREF
CKE
VSS
DM /
RDQS
VDDQ
DQ3
VSS
WE
BA1
A1
A5
A9
NC
E
F
G
H
J
K
L
M
N
P
R
T
U
V
VSSQ
的DQ
VDDQ
DQ2
VSSDL
RAS
CAS
A2
A6
A11
NC
的DQ
VSSQ
DQ0
VSSQ
CK
CK
CS
A0
A4
A8
A13
VDDQ
DQ7
VDDQ
DQ5
VDD
ODT
BA2
BA0
A10/AP
VDD
VSS
A3
A7
VSS
VDD
A12
NC
NC
W
NC
NC
注意事项：
1.引脚F3和E2有
相同的电容为
引脚F7和E8 。
2.对于一个读使能时，
频闪对RDQS &
RDQS是相同的
功能和时序
频闪对DQS DQS &
和输入掩码
功能被禁用。
3. DM的功能或
RDQS / RDQS启用
通过EMRS命令。
4. VDDL和VSSDL是
电源和接地的
DLL。
球的位置的（x8）
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
V
W
：填充的球
+ ：无人区球
顶视图
（参阅通过包球）
2
3
4
5
6
7
8
9
+
+ + +
+ + +
+ + +
+
+
+
+ + +
+ + +
+ + +
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+ + +
+ + +
+ + +
+
+
+
+ + +
+ + +
+ + +
+
Rev.1.1 2005年1月
第29页5
QQ：2881677436 复制
