1G A-死DDR2 SDRAM
DDR2 SDRAM
1GB的A-死DDR2 SDRAM规格
1.1版
2005年8月
信息在本文档提供有关三星产品，
并随时更改，恕不另行通知。
本条中的任何文件应当解释为授予任何许可，
明示或暗示，被禁止的或其他方式，
任何知识产权权利三星的产品或技术。所有
信息在本文档提供
作为"AS IS"基础不承担任何声明或保证。
1.对于更新或有关三星产品的更多信息，请联系您最近的三星办公。
2.三星的产品不得用于生命支持，重症监护，医疗，安全设备，或者类似用途
应用产品故障可能导致人身或人身伤害，或任何军事或损失
国防应用，或任何政府采购到特殊条款或规定可能适用。
*三星电子保留随时更改产品或规格，恕不另行通知。
分页： 28 1
修订版1.1 2005年08月
1G A-死DDR2 SDRAM
订购信息
组织
256Mx4
128Mx8
64Mx16
DDR2-667 5-5-5
K4T1G044QA-ZCE6
K4T1G084QA-ZCE6
K4T1G164QA-ZCE6
DDR2-533 4-4-4
K4T1G044QA-ZCD5
K4T1G084QA-ZCD5
K4T1G164QA-ZCD5
DDR2 SDRAM
DDR2-400 3-3-3
K4T1G044QA-ZCCC
K4T1G084QA-ZCCC
K4T1G164QA-ZCCC
包
68 FBGA
68 FBGA
84 FBGA
注1 ：速度斌是为了CL- tRCD的-TRP的。
注2 ： X4 / X8包 - 包括8个虚拟球。
主要特点
速度
CAS延迟
的tRCD （MIN）
激进党（分钟）
的tRC （分钟）
DDR2-667 5-5-5
5
15
15
54
DDR2-533 4-4-4
4
15
15
55
DDR2-400 3-3-3
3
15
15
55
单位
TCK
ns
ns
ns
JEDEC标准的1.8V ± 0.1V电源
VDDQ = 1.8V ± 0.1V
200 MHz的F
CK
为400MB /秒/针， 267MHz F
CK
为533MB /秒/
脚， 333MHz的F
CK
为667Mb /秒/针
8银行
中科院发布
可编程CAS延时： 3 ， 4 ， 5
可编程附加延迟：0， 1 ，2，3和4中
写延迟（ WL ） =读延时（ RL ） -1
突发长度： 4,8 （隔行/半字节顺序）
可编程顺序/交错突发模式
双向差分数据选通（单端数据 -
闪光灯是一个可选功能）
片外驱动器（ OCD ）阻抗调整
片上终端
特殊功能支持
-PASR （部分阵列自刷新）
-50ohm ODT
- 高温度自刷新速率使得
平均更新周期7.8us时于T低
例
85°C,
3.9us ，在85°C <牛逼
例
< 95
°C
包装： 68ball FBGA - 256Mx4 / 128Mx8 ， 84ball FBGA -
1GB的DDR2 SDRAM是作为一个32兆×4个I / O ×8
银行的16Mbit ×8个I / O X 8banks或8Mbit的×16个I / O ×8银行
装置。该同步装置实现了高速双
高达667Mb /秒/针（ DDR2-667 ）的数据速率传输速率
一般应用。
该芯片的设计符合下列关键DDR2
SDRAM的功能，如中科院发布与附加延迟，写
延时=读延时 - 1 ，片外驱动器（ OCD ）阻抗
调整和片上终端。
所有的控制和地址输入端有一对同步
对外部提供的差分时钟。输入被锁在
差分时钟交叉点（ CK上升沿和CK下降） 。所有I / O
有一对双向选通（ DQS的同步和
DQS）在源同步方式。地址总线用于
传达行，列和行地址信息在一个RAS /
CAS复用的风格。例如，1GB （ X4）设备接收14 /
11/3寻址。
1GB的DDR2器件采用1.8V单± 0.1V电源
电源和1.8V ± 0.1V VDDQ 。
1GB的DDR2器件在68ball FBGAs （ X4 / X8 ），并可用
84ball FBGAs （ X16 ） 。
注意：所描述的功能性和时序规范
包括在这个数据表是对能操作的DLL启用模式
通报BULLETIN 。
64Mx16
所有无铅产品符合RoHS指令的
注：本数据手册是全DDR2规格的抽象，并不包括在“ DDR2 SDRAM器件中描述的共同特征
操作&时序图“ 。
第28 3
修订版1.1 2005年08月
1G A-死DDR2 SDRAM
封装引脚/机械尺寸&地址
封装引脚
DDR2 SDRAM
X4封装引脚（顶视图） ： 68ball FBGA封装
（ 60balls + 8balls哑球）
1
NC
2
NC
3
A
B
C
D
7
8
NC
9
NC
VDD
NC
VDDQ
NC
VDDL
NC
VSSQ
DQ1
VSSQ
VREF
CKE
VSS
E
F
G
H
J
K
L
M
N
P
R
T
U
V
VSSQ
的DQ
VDDQ
DQ2
VSSDL
RAS
CAS
A2
A6
A11
NC
的DQ
VSSQ
DQ0
VSSQ
CK
CK
CS
A0
A4
A8
A13
VDDQ
NC
VDDQ
NC
VDD
ODT
DM
VDDQ
DQ3
VSS
WE
BA1
A1
A5
A9
NC
BA2
BA0
A10/AP
VDD
VSS
A3
A7
VSS
VDD
A12
NC
NC
W
NC
NC
注意事项：
1.引脚E3具有相同
电容的引脚E7 。
2. VDDL和VSSDL是
电源和接地的
DLL。
球的位置（ X4）
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
V
W
：填充的球
+ ：无人区球
顶视图
（参阅通过包球）
2
3
4
5
6
7
8
9
+
+ + +
+ + +
+ + +
+
+
+
+ + +
+ + +
+ + +
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+ + +
+ + +
+ + +
+
+
+
+ + +
+ + +
+ + +
+
第28 4
修订版1.1 2005年08月
1G A-死DDR2 SDRAM
DDR2 SDRAM
X8封装引脚（顶视图） ： 68ball FBGA封装
（ 60balls + 8balls哑球）
1
NC
2
NC
3
A
B
C
D
7
8
NC
9
NC
VDD
DQ6
VDDQ
DQ4
VDDL
NU /
RDQS
VSSQ
DQ1
VSSQ
VREF
CKE
VSS
DM /
RDQS
VDDQ
DQ3
VSS
WE
BA1
A1
A5
A9
NC
E
F
G
H
J
K
L
M
N
P
R
T
U
V
VSSQ
的DQ
VDDQ
DQ2
VSSDL
RAS
CAS
A2
A6
A11
NC
的DQ
VSSQ
DQ0
VSSQ
CK
CK
CS
A0
A4
A8
A13
VDDQ
DQ7
VDDQ
DQ5
VDD
ODT
BA2
BA0
A10/AP
VDD
VSS
A3
A7
VSS
VDD
A12
NC
NC
W
NC
NC
注意事项：
1.引脚F3和E2有
相同的电容为
引脚F7和E8 。
2.对于一个读使能时，
频闪对RDQS &
RDQS是相同的
功能和时序
频闪对DQS DQS &
和输入掩码
功能被禁用。
3. DM的功能或
RDQS / RDQS启用
通过EMRS命令。
4. VDDL和VSSDL是
电源和接地的
DLL。
球的位置的（x8）
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
V
W
：填充的球
+ ：无人区球
顶视图
（参阅通过包球）
2
3
4
5
6
7
8
9
+
+ + +
+ + +
+ + +
+
+
+
+ + +
+ + +
+ + +
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+ + +
+ + +
+ + +
+
+
+
+ + +
+ + +
+ + +
+
第28 5
修订版1.1 2005年08月
QQ：2881677436 复制
