K4S643232E
修订历史
版本1.3 （ 2000年10月24日）
从规范删除了CAS延迟1 。
CMOS SDRAM
版本1.2 （ 2000年8月7日） -
目标
增加了CAS延迟1
版本1.1 （ 2001年3月14日）
增加K4S643232E -55
版本1.0 （ 2000年10月20日）
删除注5在9 TRDL设置使用AP或频率来2CLK在任何情况下，无论页面
版本0.4 （ 2000年8月24日）
更新DC规格
版本0.3 （ 2000年8月1日）
更改了TRDL相关注意措辞用户清楚的了解
s
版本0.2 （ 2000年7月18日） -
初步
删除K4S643232E -40 /55 / 7C
从0.7ns改变K4S643232E -45的tSH的到1.0ns
版本0.0 （ 2000年3月14日） -
目标SPEC 。
初稿
-2-
修订版1.3 （2001年10月）
K4S643232E
512K X 32位×4银行同步DRAM
特点
3.3V电源
LVTTL与复用地址兼容
四家银行的操作
MRS周期与解决关键程序
- 。 CAS延迟时间（ 2 & 3 ）
- 。突发长度（1， 2，4， 8 &全页）
- 。突发类型（顺序&交错）
所有的输入进行采样，该系统的正向边沿
时钟
突发读取单位写操作
DQM用于屏蔽
自动&自我刷新
15.6us刷新占空比
CMOS SDRAM
概述
该K4S643232E为67,108,864位同步高速数据
率动态RAM组织为4× 524,288字32位，
制造与三星的高性能CMOS技
术。同步设计允许与精确的周期控制
使用系统时钟。 I / O事务处理可在每
时钟周期。工作频率范围，可编程
突发长度和可编程延迟允许在同一设备
要为各种高带宽，高性能有用
存储器系统的应用程序。
订购信息
产品型号
K4S643232E-TC/L45
K4S643232E-TC/L50
K4S643232E-TC/L55
K4S643232E-TC/L60
K4S643232E-TC/L70
最大频率。
222MHz
200MHz
183MHz
166MHz
143MHz
接口
包
LVTTL
86
TSOP （II）的
功能框图
I / O控制
LWE
数据输入寄存器
LDQM
BANK SELECT
512K ×32
512K ×32
512K ×32
512K ×32
刷新计数器
输出缓冲器
行解码器
SENSE AMP
行缓冲区
DQI
地址寄存器
CLK
添加
列解码器
上校缓冲区
延迟&突发长度
LRAS
LCBR
LCKE
LRAS
LCBR
LWE
LCAS
编程注册
LWCBR
LDQM
注册时间
CLK
CKE
CS
RAS
CAS
WE
DQM
*三星电子保留权利
改变产品或规格不
通知。
-3-
修订版1.3 （2001年10月）
K4S643232E-TE/N
修订历史
版本1.4 （ 2001年12月4日）
不支持90球FBGA
CMOS SDRAM
版本1.3 （ 2001年10月24日）
从规范删除了CAS延迟1 。
版本1.2 （ 2001年8月7日） -
目标
增加了CAS延迟1
版本1.1 （ 2001年7月6日）
增加K4S643232E -T / S （ E / N） 50
版本1.0 （ 2001年4月6日）
版本0.0 （ 2001年3月21日）
初稿
扩展温度（ -25
°
c ~ 85
°
c )
3.3V电源（ VDD &VDDQ ）
支持90球FBGA封装，以及86 - TSOP
-2-
修订版1.4 （2001年12月）
K4S643232E-TE/N
512K X 32位×4银行同步DRAM
特点
3.3V电源
LVTTL与复用地址兼容
四家银行的操作
MRS周期与解决关键程序
- 。 CAS延迟时间（ 2 & 3 ）
- 。突发长度（1， 2，4， 8 &全页）
- 。突发类型（顺序&交错）
所有的输入进行采样，该系统的正向边沿
时钟
突发读取单位写操作
DQM用于屏蔽
自动&自我刷新
15.6us刷新占空比（ 4K / 64毫秒）
CMOS SDRAM
概述
该K4S643232E为67,108,864位同步高速数据
率动态RAM组织为4× 524,288字32位，
制造与三星的高性能CMOS技
术。同步设计允许与精确的周期控制
使用系统时钟。 I / O事务处理可在每
时钟周期。工作频率范围，可编程
突发长度和可编程延迟允许在同一设备
要为各种高带宽，高性能有用
存储器系统的应用程序。
订购信息
产品型号
K4S643232E-TE/N50
K4S643232E-TE/N60
K4S643232E-TE/N70
最大频率。
200MHz
166MHz
143MHz
接口
LVTTL
包
86
TSOP （II）的
扩展级温度范围： -25
o
C至+ 85
o
C
- E / N ：扩展温度（ -25
o
C - 85
o
C)
功能框图
I / O控制
LWE
数据输入寄存器
LDQM
BANK SELECT
512K ×32
512K ×32
512K ×32
512K ×32
刷新计数器
输出缓冲器
行解码器
SENSE AMP
行缓冲区
DQI
地址寄存器
CLK
添加
列解码器
上校缓冲区
延迟&突发长度
LRAS
LCBR
LCKE
LRAS
LCBR
LWE
LCAS
编程注册
LWCBR
LDQM
注册时间
CLK
CKE
CS
RAS
CAS
WE
DQM
*三星电子保留权利
改变产品或规格不
通知。
-3-
修订版1.4 （2001年12月）
K4S643232E
修订历史
版本1.3 （ 2000年10月24日）
从规范删除了CAS延迟1 。
CMOS SDRAM
版本1.2 （ 2000年8月7日） -
目标
增加了CAS延迟1
版本1.1 （ 2001年3月14日）
增加K4S643232E -55
版本1.0 （ 2000年10月20日）
删除注5在9 TRDL设置使用AP或频率来2CLK在任何情况下，无论页面
版本0.4 （ 2000年8月24日）
更新DC规格
版本0.3 （ 2000年8月1日）
更改了TRDL相关注意措辞用户清楚的了解
s
版本0.2 （ 2000年7月18日） -
初步
删除K4S643232E -40 /55 / 7C
从0.7ns改变K4S643232E -45的tSH的到1.0ns
版本0.0 （ 2000年3月14日） -
目标SPEC 。
初稿
-2-
修订版1.3 （2001年10月）
K4S643232E
512K X 32位×4银行同步DRAM
特点
3.3V电源
LVTTL与复用地址兼容
四家银行的操作
MRS周期与解决关键程序
- 。 CAS延迟时间（ 2 & 3 ）
- 。突发长度（1， 2，4， 8 &全页）
- 。突发类型（顺序&交错）
所有的输入进行采样，该系统的正向边沿
时钟
突发读取单位写操作
DQM用于屏蔽
自动&自我刷新
15.6us刷新占空比
CMOS SDRAM
概述
该K4S643232E为67,108,864位同步高速数据
率动态RAM组织为4× 524,288字32位，
制造与三星的高性能CMOS技
术。同步设计允许与精确的周期控制
使用系统时钟。 I / O事务处理可在每
时钟周期。工作频率范围，可编程
突发长度和可编程延迟允许在同一设备
要为各种高带宽，高性能有用
存储器系统的应用程序。
订购信息
产品型号
K4S643232E-TC/L45
K4S643232E-TC/L50
K4S643232E-TC/L55
K4S643232E-TC/L60
K4S643232E-TC/L70
最大频率。
222MHz
200MHz
183MHz
166MHz
143MHz
接口
包
LVTTL
86
TSOP （II）的
功能框图
I / O控制
LWE
数据输入寄存器
LDQM
BANK SELECT
512K ×32
512K ×32
512K ×32
512K ×32
刷新计数器
输出缓冲器
行解码器
SENSE AMP
行缓冲区
DQI
地址寄存器
CLK
添加
列解码器
上校缓冲区
延迟&突发长度
LRAS
LCBR
LCKE
LRAS
LCBR
LWE
LCAS
编程注册
LWCBR
LDQM
注册时间
CLK
CKE
CS
RAS
CAS
WE
DQM
*三星电子保留权利
改变产品或规格不
通知。
-3-
修订版1.3 （2001年10月）
QQ：2881677436 复制
