【SDRAM 256Mb的电子芯片（ X4，X8x8)CMOS SDRAM256Mb的电子芯片SDRA】,IC型号K4S560832E-NC75,K4S560832E-NC75 PDF资料,K4S560832E-NC75经销商,ic,电子元器件-51电子网

SDRAM 256Mb的电子芯片（ X4，X8

x8)

CMOS SDRAM

256Mb的电子芯片SDRAM规格

54pin sTSOP -II

修订版1.1

二月。 2004年

*三星电子保留随时更改产品或规格，恕不另行通知。

1.1修订版2004年2月，

SDRAM 256Mb的电子芯片（ X4，X8

x8)

修订历史

版本1.0 （ 2003年8月）。

- 第一次发布。

版本1.1 （二月，2004）

- 删除X16的数据手册。

CMOS SDRAM

1.1修订版2004年2月，

SDRAM 256Mb的电子芯片（ X4，X8

x8)

16M X 4Bit的×4银行/ 8M X 8位×4银行SDRAM

特点

JEDEC标准的3.3V电源

LVTTL与复用地址兼容

四家银行的操作

MRS循环地址重点项目

- 。 CAS延迟时间（ 2 & 3 ）

- 。突发长度（1， 2，4， 8 &全页）

- 。突发类型（顺序&交错）

所有输入进行采样，系统时钟的正边沿。

突发读取单个位的写操作

DQM （ X4，X8 ）

自动&自我刷新

64ms的刷新周期（ 8K循环）

CMOS SDRAM

概述

该K4S560432E / K4S560832E是268435456位同步的高数据速率动态随机存储器组织成4× 16777216由话

4位/ 4× 8,388,608字由8位，制造与三星的高性能CMOS技术。同步设计允许预

通过使用系统时钟我的CISE周期控制/ O事务处理可在每个时钟周期。工作频率范围内，亲

可编程脉冲串长度和可编程延迟允许在同一设备是用于各种高带宽，高有用

高性能内存系统的应用程序。

订购信息

产品型号

K4S560432E-NC(L)75

K4S560832E-NC(L)75

Orgainization

64M ×4

32M ×8

最大频率。

133MHz

接口

LVTTL

包

54Pin sTSOP

组织

64Mx4

32Mx8

行地址

A0~A12

列地址

A0-A9, A11

A0-A9

行&列地址的配置

1.1修订版2004年2月，

SDRAM 256Mb的电子芯片（ X4，X8

x8)

包装物理尺寸

54pin sTSOP （Ⅱ） -300

CMOS SDRAM

单位：毫米

(0.50)

(14

)

(0.50)

(8.22)

(0.80)

0.125

+0.075

-0.035

(2-R 0.15)

#54

#28

(0.80)

(2-R 0.30)

（ 2.00 DP0 0.05 BTM）

9.22±0.20

(1.00)

#27

0.665±0.05

0.210±0.05

7.6

)

(1.10)

0 .2

0.10最大

( 14

)

0.05分钟

-R

(14

)

记

1. (

）为参考

2. [

] IS总成素质

(0.50)

0.50TYP

0.50±0.05

[

0.07 MAX]

0.20

+0.075

-0.035

0×~8×

1.1修订版2004年2月，

0 .1

0.25TYP

(2-

(14

)

1.00±0.05

1.20MAX

14.40MAX

(14.20)

14.00±0.10

0.40~0.60

)

SDRAM 256Mb的电子芯片（ X4，X8

x8)

功能框图

CMOS SDRAM

I / O控制

LWE

LDQM

数据输入寄存器

BANK SELECT

16M ×4 / 8M ×8 / 4M ×16

SENSE AMP

16M ×4 / 8M ×8 / 4M ×16

刷新计数器

输出缓冲器

行解码器

行缓冲区

DQI

地址寄存器

CLK

添加

列解码器

上校缓冲区

延迟&突发长度

LRAS

LCBR

LCKE

LRAS

LCBR

LWE

LCAS

注册时间

编程注册

LWCBR

LDQM

CLK

CKE

RAS

CAS

L（ U） DQM

*三星电子保留随时更改产品或规格，恕不另行通知。

1.1修订版2004年2月，

SDRAM 256Mb的电子芯片（ X4，X8

x8)

CMOS SDRAM

256Mb的电子芯片SDRAM规格

54pin sTSOP -II

修订版1.1

二月。 2004年

*三星电子保留随时更改产品或规格，恕不另行通知。

1.1修订版2004年2月，

SDRAM 256Mb的电子芯片（ X4，X8

x8)

修订历史

版本1.0 （ 2003年8月）。

- 第一次发布。

版本1.1 （二月，2004）

- 删除X16的数据手册。

CMOS SDRAM

1.1修订版2004年2月，

SDRAM 256Mb的电子芯片（ X4，X8

x8)

16M X 4Bit的×4银行/ 8M X 8位×4银行SDRAM

特点

JEDEC标准的3.3V电源

LVTTL与复用地址兼容

四家银行的操作

MRS循环地址重点项目

- 。 CAS延迟时间（ 2 & 3 ）

- 。突发长度（1， 2，4， 8 &全页）

- 。突发类型（顺序&交错）

所有输入进行采样，系统时钟的正边沿。

突发读取单个位的写操作

DQM （ X4，X8 ）

自动&自我刷新

64ms的刷新周期（ 8K循环）

CMOS SDRAM

概述

该K4S560432E / K4S560832E是268435456位同步的高数据速率动态随机存储器组织成4× 16777216由话

4位/ 4× 8,388,608字由8位，制造与三星的高性能CMOS技术。同步设计允许预

通过使用系统时钟我的CISE周期控制/ O事务处理可在每个时钟周期。工作频率范围内，亲

可编程脉冲串长度和可编程延迟允许在同一设备是用于各种高带宽，高有用

高性能内存系统的应用程序。

订购信息

产品型号

K4S560432E-NC(L)75

K4S560832E-NC(L)75

Orgainization

64M ×4

32M ×8

最大频率。

133MHz

接口

LVTTL

包

54Pin sTSOP

组织

64Mx4

32Mx8

行地址

A0~A12

列地址

A0-A9, A11

A0-A9

行&列地址的配置

1.1修订版2004年2月，

SDRAM 256Mb的电子芯片（ X4，X8

x8)

包装物理尺寸

54pin sTSOP （Ⅱ） -300

CMOS SDRAM

单位：毫米

(0.50)

(14

)

(0.50)

(8.22)

(0.80)

0.125

+0.075

-0.035

(2-R 0.15)

#54

#28

(0.80)

(2-R 0.30)

（ 2.00 DP0 0.05 BTM）

9.22±0.20

(1.00)

#27

0.665±0.05

0.210±0.05

7.6

)

(1.10)

0 .2

0.10最大

( 14

)

0.05分钟

-R

(14

)

记

1. (

）为参考

2. [

] IS总成素质

(0.50)

0.50TYP

0.50±0.05

[

0.07 MAX]

0.20

+0.075

-0.035

0×~8×

1.1修订版2004年2月，

0 .1

0.25TYP

(2-

(14

)

1.00±0.05

1.20MAX

14.40MAX

(14.20)

14.00±0.10

0.40~0.60

)

SDRAM 256Mb的电子芯片（ X4，X8

x8)

功能框图

CMOS SDRAM

I / O控制

LWE

LDQM

数据输入寄存器

BANK SELECT

16M ×4 / 8M ×8 / 4M ×16

SENSE AMP

16M ×4 / 8M ×8 / 4M ×16

刷新计数器

输出缓冲器

行解码器

行缓冲区

DQI

地址寄存器

CLK

添加

列解码器

上校缓冲区

延迟&突发长度

LRAS

LCBR

LCKE

LRAS

LCBR

LWE

LCAS

注册时间

编程注册

LWCBR

LDQM

CLK

CKE

RAS

CAS

L（ U） DQM

*三星电子保留随时更改产品或规格，恕不另行通知。

1.1修订版2004年2月，

SDRAM 256Mb的电子芯片（ X4，X8

x8)

CMOS SDRAM

256Mb的电子芯片SDRAM规格

54pin sTSOP -II

修订版1.1

二月。 2004年

*三星电子保留随时更改产品或规格，恕不另行通知。

1.1修订版2004年2月，

SDRAM 256Mb的电子芯片（ X4，X8

x8)

修订历史

版本1.0 （ 2003年8月）。

- 第一次发布。

版本1.1 （二月，2004）

- 删除X16的数据手册。

CMOS SDRAM

1.1修订版2004年2月，

SDRAM 256Mb的电子芯片（ X4，X8

x8)

16M X 4Bit的×4银行/ 8M X 8位×4银行SDRAM

特点

JEDEC标准的3.3V电源

LVTTL与复用地址兼容

四家银行的操作

MRS循环地址重点项目

- 。 CAS延迟时间（ 2 & 3 ）

- 。突发长度（1， 2，4， 8 &全页）

- 。突发类型（顺序&交错）

所有输入进行采样，系统时钟的正边沿。

突发读取单个位的写操作

DQM （ X4，X8 ）

自动&自我刷新

64ms的刷新周期（ 8K循环）

CMOS SDRAM

概述

该K4S560432E / K4S560832E是268435456位同步的高数据速率动态随机存储器组织成4× 16777216由话

4位/ 4× 8,388,608字由8位，制造与三星的高性能CMOS技术。同步设计允许预

通过使用系统时钟我的CISE周期控制/ O事务处理可在每个时钟周期。工作频率范围内，亲

可编程脉冲串长度和可编程延迟允许在同一设备是用于各种高带宽，高有用

高性能内存系统的应用程序。

订购信息

产品型号

K4S560432E-NC(L)75

K4S560832E-NC(L)75

Orgainization

64M ×4

32M ×8

最大频率。

133MHz

接口

LVTTL

包

54Pin sTSOP

组织

64Mx4

32Mx8

行地址

A0~A12

列地址

A0-A9, A11

A0-A9

行&列地址的配置

1.1修订版2004年2月，

SDRAM 256Mb的电子芯片（ X4，X8

x8)

包装物理尺寸

54pin sTSOP （Ⅱ） -300

CMOS SDRAM

单位：毫米

(0.50)

(14

)

(0.50)

(8.22)

(0.80)

0.125

+0.075

-0.035

(2-R 0.15)

#54

#28

(0.80)

(2-R 0.30)

（ 2.00 DP0 0.05 BTM）

9.22±0.20

(1.00)

#27

0.665±0.05

0.210±0.05

7.6

)

(1.10)

0 .2

0.10最大

( 14

)

0.05分钟

-R

(14

)

记

1. (

）为参考

2. [

] IS总成素质

(0.50)

0.50TYP

0.50±0.05

[

0.07 MAX]

0.20

+0.075

-0.035

0×~8×

1.1修订版2004年2月，

0 .1

0.25TYP

(2-

(14

)

1.00±0.05

1.20MAX

14.40MAX

(14.20)

14.00±0.10

0.40~0.60

)

SDRAM 256Mb的电子芯片（ X4，X8

x8)

功能框图

CMOS SDRAM

I / O控制

LWE

LDQM

数据输入寄存器

BANK SELECT

16M ×4 / 8M ×8 / 4M ×16

SENSE AMP

16M ×4 / 8M ×8 / 4M ×16

刷新计数器

输出缓冲器

行解码器

行缓冲区

DQI

地址寄存器

CLK

添加

列解码器

上校缓冲区

延迟&突发长度

LRAS

LCBR

LCKE

LRAS

LCBR

LWE

LCAS

注册时间

编程注册

LWCBR

LDQM

CLK

CKE

RAS

CAS

L（ U） DQM

*三星电子保留随时更改产品或规格，恕不另行通知。

1.1修订版2004年2月，