SDRAM 16Mb的H-模具( X16 )
修订历史
版本0.0 ( 2003年5月)
- 目标规范发布。
版本0.1 ( 2003年10月)
- 修正TRDL从1CLK到2CLK 。
版本0.2 ( 2003年10月)
- 删除AC参数注5 。
版本0.3 ( 2003年10月)
- 修正TRDL &删除的速度为200MHz 。
版本1.0 ( 2003年11月)
- 修订版1.0规范。释放。
版本1.1 ( 2003年12月)
- 修正了PKG维度。
版本1.2 ( 2004年1月)
- 删除-10 (为10ns )的速度。
- 修正负荷上限50pF的-> 30pF的。
- 改进的直流电流。
版本1.3 ( 2004年1月)
- 修正错字
版本1.4 ( 2004年5月)
- 补充说明8.造句TRDL参数。
CMOS SDRAM
版本1.5 ( 2004年8月)
- 在AC特性改进的CLK周期时间( TCC )的参数。
(如果你想使用的CL = 2不CL = 3 ,最高工作频率为100MHz ,无论其速度仓)。
修订版1.5 2004年8月
SDRAM 16Mb的H-模具( X16 )
512K X 16位的电脑×2组SDRAM
特点
3.3V电源
LVTTL与复用地址兼容
两家银行的操作
MRS周期与解决关键程序
- 。 CAS延迟( 2 & 3 )
- 。突发长度(1, 2,4, 8 &全页)
- 。突发类型(顺序&交错)
所有的输入进行采样的系统时钟的正向沿
突发读取单位写操作
DQM用于屏蔽
自动&自我刷新
32ms的刷新周期( 2K周期)
CMOS SDRAM
概述
该K4S161622H是16777216位同步的高数据速率动态随机存储器组织成2× 524,288字(16位) ,制造
与三星的高性能CMOS技术。同步设计允许使用系统时钟I精确的周期控制/
O事务是可能在每个时钟周期。工作频率,可编程突发长度和可编程laten-范围
连锁商店允许在同一设备来对各种高带宽,高性能存储系统的应用是有用的。
订购信息
产品型号
K4S161622H-TC55
K4S161622H-TC60
K4S161622H-TC70
K4S161622H-TC80
最大频率。
183MHz
166MHz
143MHz
125MHz
LVTTL
50pin
TSOP (II)的
接口
包
组织
1Mx16
行地址
A0~A10
列地址
A0-A7
行&列地址的配置
修订版1.5 2004年8月
SDRAM 16Mb的H-模具( X16 )
修订历史
版本0.0 ( 2003年5月)
- 目标规范发布。
版本0.1 ( 2003年10月)
- 修正TRDL从1CLK到2CLK 。
版本0.2 ( 2003年10月)
- 删除AC参数注5 。
版本0.3 ( 2003年10月)
- 修正TRDL &删除的速度为200MHz 。
版本1.0 ( 2003年11月)
- 修订版1.0规范。释放。
版本1.1 ( 2003年12月)
- 修正了PKG维度。
版本1.2 ( 2004年1月)
- 删除-10 (为10ns )的速度。
- 修正负荷上限50pF的-> 30pF的。
- 改进的直流电流。
版本1.3 ( 2004年1月)
- 修正错字
版本1.4 ( 2004年5月)
- 补充说明8.造句TRDL参数。
CMOS SDRAM
版本1.5 ( 2004年8月)
- 在AC特性改进的CLK周期时间( TCC )的参数。
(如果你想使用的CL = 2不CL = 3 ,最高工作频率为100MHz ,无论其速度仓)。
修订版1.5 2004年8月
SDRAM 16Mb的H-模具( X16 )
512K X 16位的电脑×2组SDRAM
特点
3.3V电源
LVTTL与复用地址兼容
两家银行的操作
MRS周期与解决关键程序
- 。 CAS延迟( 2 & 3 )
- 。突发长度(1, 2,4, 8 &全页)
- 。突发类型(顺序&交错)
所有的输入进行采样的系统时钟的正向沿
突发读取单位写操作
DQM用于屏蔽
自动&自我刷新
32ms的刷新周期( 2K周期)
CMOS SDRAM
概述
该K4S161622H是16777216位同步的高数据速率动态随机存储器组织成2× 524,288字(16位) ,制造
与三星的高性能CMOS技术。同步设计允许使用系统时钟I精确的周期控制/
O事务是可能在每个时钟周期。工作频率,可编程突发长度和可编程laten-范围
连锁商店允许在同一设备来对各种高带宽,高性能存储系统的应用是有用的。
订购信息
产品型号
K4S161622H-TC55
K4S161622H-TC60
K4S161622H-TC70
K4S161622H-TC80
最大频率。
183MHz
166MHz
143MHz
125MHz
LVTTL
50pin
TSOP (II)的
接口
包
组织
1Mx16
行地址
A0~A10
列地址
A0-A7
行&列地址的配置
修订版1.5 2004年8月