K4S161622E
512K X 16Bit的X 2银行同步DRAM
特点
3.3V电源
LVTTL与复用地址兼容
双银行操作
MRS周期与解决关键程序
- 。 CAS延迟（ 2 & 3 ）
- 。突发长度（1， 2，4， 8 &全页）
- 。突发类型（顺序&交错）
所有的输入进行采样，该系统的正向边沿
时钟
突发读取单位写操作
DQM用于屏蔽
自动&自我刷新
15.6us刷新占空比（ 2K / 32毫秒）
CMOS SDRAM
概述
该K4S161622E是16777216位同步高速数据
率动态RAM组织为2× 524,288字16位，
制造与三星的高性能CMOS技
术。同步设计允许与精确的周期控制
使用系统时钟的I / O事务都可能在每个时钟
周期。工作频率范围，可编程突发
长度和可编程延迟允许在同一个设备要
对于各种高带宽是有用的，高性能的MEM
储器系统的应用程序。
订购信息
产品型号
K4S161622E-TC55
K4S161622E-TC60
K4S161622E-TC70
K4S161622E-TC80
K4S161622E-TC10
最大频率。
183MHz
166MHz
143MHz
125MHz
100MHz
LVTTL
50
TSOP （II）的
接口封装
功能框图
I / O控制
LWE
LDQM
数据输入寄存器
BANK SELECT
刷新计数器
输出缓冲器
行解码器
SENSE AMP
512K ×16
行缓冲区
DQI
地址寄存器
CLK
添加
512K ×16
列解码器
上校缓冲区
延迟&突发长度
LRAS
LCBR
LCKE
LRAS
LCBR
LWE
LCAS
注册时间
编程注册
LWCBR
LDQM
CLK
CKE
CS
RAS
CAS
WE
L（ U） DQM
*三星电子保留随时更改产品或规格，恕不另行通知。
1.1版03月
K4S161622E
绝对最大额定值
参数
任何引脚相对于VSS的电压
在V电压
DD
供应相对于VSS
储存温度
功耗
短路电流
符号
V
IN
, V
OUT
V
DD
, V
DDQ
T
英镑
P
D
I
OS
价值
-1.0 ~ 4.6
-1.0 ~ 4.6
-55 ~ +150
1
50
CMOS SDRAM
单位
V
V
°C
W
mA
注意：
如果绝对最大额定值超出可能会造成永久性损坏设备。
功能操作应仅限于推荐工作条件。
暴露于超过推荐的电压较高的时间过长可能会影响器件的可靠性。
直流工作条件
推荐工作条件（电压参考V
SS
= 0V ，T
A
= 0 70℃ ）
参数
电源电压
输入逻辑高votlage
输入逻辑低电压
输出逻辑高电平
输出逻辑低电压
输入漏电流
符号
V
DD
, V
DDQ
V
IH
V
IL
V
OH
V
OL
I
LI
民
3.0
2.0
-0.3
2.4
-
-10
典型值
3.3
3.0
0
-
-
-
最大
3.6
V
DDQ
+0.3
0.8
-
0.4
10
单位
V
V
V
V
V
uA
1
2
I
OH
= -2mA
I
OL
= 2毫安
3
记
注意：
1. V
IH
（最大）= 5.6伏交流电。过冲电压的持续时间
≤
3ns.
:
2. V
IL
（分钟） = -2.0V交流。下冲电压持续时间
≤
3ns.
3.任何输入0V
≤
V
IN
≤
V
DDQ
.
输入漏电流包括高阻输出漏所有双向缓冲器，三态输出。
电容
(V
DD
= 3.3V ，T
A
= 23 ° C，F = 1MHz时， V
REF
=1.4V
±
200毫伏）
针
符号
C
CLK
C
IN
C
添加
C
OUT
民
2
2
2
3
最大
4
4
4
5
单位
pF
pF
pF
pF
时钟
RAS ， CAS，WE ， CS ， CKE ， L（ U） DQM
地址
DQ
0
？ DQ
15
去耦电容线路指南
推荐的去耦电容加到电源线板。
参数
V之间的退耦电容
DD
和V
SS
V之间的退耦电容
DDQ
和V
SSQ
符号
C
DC1
C
DC2
价值
0.1 + 0.01
0.1 + 0.01
单位
uF
uF
注意：
1. V
DD
和V
DDQ
销彼此分开。
所有V
DD
引脚连接在芯片上。所有V
DDQ
引脚连接在芯片上。
2. V
SS
和V
SSQ
销彼此分开
所有V
SS
引脚连接在芯片上。所有V
SSQ
引脚连接在芯片上。
1.1版03月
K4S161622E
DC特性
（推荐的工作条件，除非另有说明，T
A
= 0 70℃ ）
参数
符号
测试条件
突发长度= 1
t
RC
≥t
RC
（分钟）
I
o
= 0毫安
CKE = V
IL
（最大值），叔
CC
= 15ns的
CKE & CLK≤V
IL
（最大值），叔
CC
=
∞
CKE = V
IH
（分钟） ， CS≥V
IH
（分钟） ，T
CC
= 15ns的
输入信号时为30ns一次改变
CKE = V
IH
（分钟） ， CLK≤V
IL
（最大值），叔
CC
=
∞
输入信号是稳定的
CKE = V
IL
（最大值），叔
CC
= 15ns的
CKE & CLK≤V
IL
（最大值），叔
CC
=
∞
CKE = V
IH
（分钟） ， CS≥V
IH
（分钟） ，T
CC
= 15ns的
输入信号时为30ns一次改变
CKE = V
IH
（分钟） ， CLK≤V
IL
（最大值），叔
CC
=
∞
输入信号是稳定的
I
o
= 0毫安
页突发2Banks激活
t
CCD
= 2CLKs
3
2
3
2
自刷新电流
I
CC6
CKE≤0.2V
CAS
延迟-55
3
2
CMOS SDRAM
VERSION
单位
-60
-70
-80
95
95
-10
85
mA
2
80
mA
2
15
mA
5
3
mA
3
25
15
mA
mA
115
mA
2
100
80
mA
3
4
80
mA
记
工作电流
（一银行活动）
预充电待机电流
在掉电模式
120 115 105
-
-
95
2
I
CC1
I
CC2
P
I
CC2
PS
I
CC2
N
预充电待机电流
在非掉电模式
I
CC2
NS
主动待机电流
在掉电模式
I
CC3
P
I
CC3
PS
I
CC3
N
I
CC3
NS
主动待机电流
在非掉电模式
（一银行活动）
工作电流
（突发模式）
155 150 140 130
-
-
115 115
90
90
1
90
90
I
CC4
刷新当前
I
CC5
t
RC
≥t
RC
（分钟）
105 100
-
-
注意：
1.除另有注释，输入电平为CMOS （V
IH
/V
IL
=V
DDQ
/V
SSQ
）的LVTTL 。
2.测量与产出开放。地址TCC （分）过程中改变一次。
3.刷新周期是32毫秒。地址TCC （分）过程中改变一次。
4. K4S161622E -TC **
1.1版03月
K4S161622E
512K X 16Bit的X 2银行同步DRAM
特点
3.3V电源
LVTTL与复用地址兼容
双银行操作
MRS周期与解决关键程序
- 。 CAS延迟（ 2 & 3 ）
- 。突发长度（1， 2，4， 8 &全页）
- 。突发类型（顺序&交错）
所有的输入进行采样，该系统的正向边沿
时钟
突发读取单位写操作
DQM用于屏蔽
自动&自我刷新
15.6us刷新占空比（ 2K / 32毫秒）
CMOS SDRAM
概述
该K4S161622E是16777216位同步高速数据
率动态RAM组织为2× 524,288字16位，
制造与三星的高性能CMOS技
术。同步设计允许与精确的周期控制
使用系统时钟的I / O事务都可能在每个时钟
周期。工作频率范围，可编程突发
长度和可编程延迟允许在同一个设备要
对于各种高带宽是有用的，高性能的MEM
储器系统的应用程序。
订购信息
产品型号
K4S161622E-TC55
K4S161622E-TC60
K4S161622E-TC70
K4S161622E-TC80
K4S161622E-TC10
最大频率。
183MHz
166MHz
143MHz
125MHz
100MHz
LVTTL
50
TSOP （II）的
接口封装
功能框图
I / O控制
LWE
LDQM
数据输入寄存器
BANK SELECT
刷新计数器
输出缓冲器
行解码器
SENSE AMP
512K ×16
行缓冲区
DQI
地址寄存器
CLK
添加
512K ×16
列解码器
上校缓冲区
延迟&突发长度
LRAS
LCBR
LCKE
LRAS
LCBR
LWE
LCAS
注册时间
编程注册
LWCBR
LDQM
CLK
CKE
CS
RAS
CAS
WE
L（ U） DQM
*三星电子保留随时更改产品或规格，恕不另行通知。
1.1版03月
K4S161622E
绝对最大额定值
参数
任何引脚相对于VSS的电压
在V电压
DD
供应相对于VSS
储存温度
功耗
短路电流
符号
V
IN
, V
OUT
V
DD
, V
DDQ
T
英镑
P
D
I
OS
价值
-1.0 ~ 4.6
-1.0 ~ 4.6
-55 ~ +150
1
50
CMOS SDRAM
单位
V
V
°C
W
mA
注意：
如果绝对最大额定值超出可能会造成永久性损坏设备。
功能操作应仅限于推荐工作条件。
暴露于超过推荐的电压较高的时间过长可能会影响器件的可靠性。
直流工作条件
推荐工作条件（电压参考V
SS
= 0V ，T
A
= 0 70℃ ）
参数
电源电压
输入逻辑高votlage
输入逻辑低电压
输出逻辑高电平
输出逻辑低电压
输入漏电流
符号
V
DD
, V
DDQ
V
IH
V
IL
V
OH
V
OL
I
LI
民
3.0
2.0
-0.3
2.4
-
-10
典型值
3.3
3.0
0
-
-
-
最大
3.6
V
DDQ
+0.3
0.8
-
0.4
10
单位
V
V
V
V
V
uA
1
2
I
OH
= -2mA
I
OL
= 2毫安
3
记
注意：
1. V
IH
（最大）= 5.6伏交流电。过冲电压的持续时间
≤
3ns.
:
2. V
IL
（分钟） = -2.0V交流。下冲电压持续时间
≤
3ns.
3.任何输入0V
≤
V
IN
≤
V
DDQ
.
输入漏电流包括高阻输出漏所有双向缓冲器，三态输出。
电容
(V
DD
= 3.3V ，T
A
= 23 ° C，F = 1MHz时， V
REF
=1.4V
±
200毫伏）
针
符号
C
CLK
C
IN
C
添加
C
OUT
民
2
2
2
3
最大
4
4
4
5
单位
pF
pF
pF
pF
时钟
RAS ， CAS，WE ， CS ， CKE ， L（ U） DQM
地址
DQ
0
？ DQ
15
去耦电容线路指南
推荐的去耦电容加到电源线板。
参数
V之间的退耦电容
DD
和V
SS
V之间的退耦电容
DDQ
和V
SSQ
符号
C
DC1
C
DC2
价值
0.1 + 0.01
0.1 + 0.01
单位
uF
uF
注意：
1. V
DD
和V
DDQ
销彼此分开。
所有V
DD
引脚连接在芯片上。所有V
DDQ
引脚连接在芯片上。
2. V
SS
和V
SSQ
销彼此分开
所有V
SS
引脚连接在芯片上。所有V
SSQ
引脚连接在芯片上。
1.1版03月
K4S161622E
DC特性
（推荐的工作条件，除非另有说明，T
A
= 0 70℃ ）
参数
符号
测试条件
突发长度= 1
t
RC
≥t
RC
（分钟）
I
o
= 0毫安
CKE = V
IL
（最大值），叔
CC
= 15ns的
CKE & CLK≤V
IL
（最大值），叔
CC
=
∞
CKE = V
IH
（分钟） ， CS≥V
IH
（分钟） ，T
CC
= 15ns的
输入信号时为30ns一次改变
CKE = V
IH
（分钟） ， CLK≤V
IL
（最大值），叔
CC
=
∞
输入信号是稳定的
CKE = V
IL
（最大值），叔
CC
= 15ns的
CKE & CLK≤V
IL
（最大值），叔
CC
=
∞
CKE = V
IH
（分钟） ， CS≥V
IH
（分钟） ，T
CC
= 15ns的
输入信号时为30ns一次改变
CKE = V
IH
（分钟） ， CLK≤V
IL
（最大值），叔
CC
=
∞
输入信号是稳定的
I
o
= 0毫安
页突发2Banks激活
t
CCD
= 2CLKs
3
2
3
2
自刷新电流
I
CC6
CKE≤0.2V
CAS
延迟-55
3
2
CMOS SDRAM
VERSION
单位
-60
-70
-80
95
95
-10
85
mA
2
80
mA
2
15
mA
5
3
mA
3
25
15
mA
mA
115
mA
2
100
80
mA
3
4
80
mA
记
工作电流
（一银行活动）
预充电待机电流
在掉电模式
120 115 105
-
-
95
2
I
CC1
I
CC2
P
I
CC2
PS
I
CC2
N
预充电待机电流
在非掉电模式
I
CC2
NS
主动待机电流
在掉电模式
I
CC3
P
I
CC3
PS
I
CC3
N
I
CC3
NS
主动待机电流
在非掉电模式
（一银行活动）
工作电流
（突发模式）
155 150 140 130
-
-
115 115
90
90
1
90
90
I
CC4
刷新当前
I
CC5
t
RC
≥t
RC
（分钟）
105 100
-
-
注意：
1.除另有注释，输入电平为CMOS （V
IH
/V
IL
=V
DDQ
/V
SSQ
）的LVTTL 。
2.测量与产出开放。地址TCC （分）过程中改变一次。
3.刷新周期是32毫秒。地址TCC （分）过程中改变一次。
4. K4S161622E -TC **
1.1版03月
QQ：2881677436 复制
