K4R571669D/K4R881869D
直接RDRAM
256 / 288Mbit的RDRAM （D-模）
512K ×16 / 18bit的X 32S银行
直接RDRAM
TM
1.4版
2002年7月
页-1
1.4版2002年7月
K4R571669D/K4R881869D
更改历史记录
直接RDRAM
1.4版（ 2002年7月）
- 首张复印（ 1.4版被命名为统一的组件和设备的运行数据表的版本）
- 基于256 / 288MB A- RDRAM芯片
1.4版
第0页
1.4版2002年7月
K4R571669D/K4R881869D
概观
在RDRAM
设备是一个通用的高性
适用于广泛的用途曼斯存储装置
应用程序，包括计算机存储器，图形，视频，
和任何其他应用程序，其中高带宽和低
等待时间是必需的。
该288分之256 - Mbit的RDRAM器件非常高
16或18组织为16M的话感光度CMOS DRAM的
位。采用RAMBUS信号级（ RSL ）技术
允许高达1066 MHz的传输速率使用conven-而
tional系统和电路板设计技术。 RDRAM
设备能够持续的数据传输到0.938ns
每两个字节（每十六个字节7.5ns ） 。
RDRAM设备的结构允许的最高
持续的带宽为多，同时随机
寻址的存储器事务。单独的控制和
数据总线具有独立的行和列控产量
95％以上的公交车的效率。在RDRAM设备的32银行
最多支持四个同步交易。
体系化的特点为移动，图形和大
存储系统包括电源管理，字节屏蔽，
和X18组织。在×18的2位数据组织
灰是通用的，可用于额外的存储和
带宽或进行纠错。
直接RDRAM
三星230
K4RXXXX69D-Fxxx
图1 ：直接RDRAM CSP封装
该288分之256兆位RDRAM器件采用一个CSP
横向封装，适合台式机和低端
简介附加卡和移动应用。
关键时序参数/部件号
速度
组织
箱子
I / O
频率。
兆赫
1066
1066
1066
800
800
1066
1066
1066
800
800
t
RAC
（行
ACCESS
时间） NS
32P
32
35
40
45
32P
32
35
40
45
特点
每个DRAM器件的最高持续带宽
产品型号
- 2.1GB / s的持续数据传输率
- 独立的控制与数据总线的最大化
效率
- 独立的行和列控制总线的
简单的调度和最高性能
- 32银行：四笔交易可以发生simul-
taneously全带宽的数据传输速率
低延迟特性
-CT9
-CN9
512Kx16x32s
a
-CM9
-CM8
-CK8
-CT9
-CN9
512Kx18x32s
-CM9
-CM8
-CK8
K4R571669D-F
b
C
c
T9
K4R571669D-FCN9
K4R571669D-FCM9
K4R571669D-FCM8
K4R571669D-FCK8
K4R881869D-FCT9
K4R881869D-FCN9
K4R881869D-FCM9
K4R881869D-FCM8
K4R881869D-FCK8
- 写缓存以减少读取延迟
- 对控制器的灵活性3预充电机制
- 交叉交易
先进的电源管理：
- 多种低功耗状态可在电源的灵活性
消费随时间转变到激活状态
- 掉电自刷新
组织： 2K字节页和32的银行中，x 16/18
。一个“ 32S ” - 32银行的使用
“分裂”
银行建筑。
。 B“ F” - WBGA包。
C“ C” - RDRAM核心采用普通电源自刷新。
- X18组织允许ECC配置或
增加了存储/带宽
- x16组织的低成本应用
采用RAMBUS信号级（ RSL）的高达1066MHz
手术
第1页
1.4版2002年7月
K4R571669D/K4R881869D
直接RDRAM
表2 ：引脚说明
信号
SIO1,SIO0
CMD
I / O
I / O
I
TYPE
CMOS
a
CMOS
a
＃引脚
中心
2
1
描述
串行输入/输出。引脚用于读取和写入控制寄存器
使用串行访问协议字符。也可用于电源管理。
指令输入。配合使用SIO0和SIO1用于读取标签
从和写入到控制寄存器。也可用于电源管理
换货。
串行时钟输入。用于读取和写入到所述时钟源
控制寄存器
电源电压的RDRAM芯和接口逻辑。
电源电压为RDRAM模拟电路。
电源电压CMOS输入/输出引脚。
对RDRAM的核心和接口的参考地。
对RDRAM的模拟电路的参考地。
数据字节A.九个管脚携带的读取或写入的数据之间的字节
通道和RDRAM设备。 DQA8不使用（无连接）
通过与x16组织的RDRAM设备。
时钟的主。接口时钟用于从接收信号RSL
海峡。正极性。
时钟的主。接口时钟用于从接收信号RSL
海峡。负极性
逻辑阈值的参考电压信号RSL
时钟掌握。接口时钟用于发送的RSL信号到
通道。负极性。
时钟掌握。接口时钟用于发送的RSL信号到
通道。正极性。
行访问控制。三个引脚包含控制和地址信息
重刑行的访问。
列访问控制。五个引脚包含控制和地址信息
重刑列的访问。
数据字节B.九个管脚携带的读取或写入的数据之间的字节
通道和RDRAM设备。 DQB8不使用（无连接）
通过与x16组织的RDRAM设备。
SCK
V
DD
V
DDA
V
CMOS
GND
GNDA
DQA8..DQA0
I
CMOS
a
1
24
1
2
28
2
I / O
RSL
b
9
CFM
CFMN
V
REF
CTMN
CTM
RQ7..RQ5或
ROW2..ROW0
RQ4..RQ0或
COL4..COL0
DQB8..
DQB0
I
I
RSL
b
RSL
b
1
1
1
I
I
I
I
I / O
RSL
b
RSL
b
RSL
b
RSL
b
RSL
b
1
1
3
5
9
每包的总针数
92
一。所有CMOS信号是高真;高电压是逻辑1和低电压是逻辑零。
B 。所有RSL信号是低电平有效;低电压为逻辑1和高电压是逻辑零。
第3页
1.4版2002年7月
K4R571669D/K4R881869D
直接RDRAM
256 / 288Mbit的RDRAM （D-模）
512K ×16 / 18bit的X 32S银行
直接RDRAM
TM
1.4版
2002年7月
页-1
1.4版2002年7月
K4R571669D/K4R881869D
更改历史记录
直接RDRAM
1.4版（ 2002年7月）
- 首张复印（ 1.4版被命名为统一的组件和设备的运行数据表的版本）
- 基于256 / 288MB A- RDRAM芯片
1.4版
第0页
1.4版2002年7月
K4R571669D/K4R881869D
概观
在RDRAM
设备是一个通用的高性
适用于广泛的用途曼斯存储装置
应用程序，包括计算机存储器，图形，视频，
和任何其他应用程序，其中高带宽和低
等待时间是必需的。
该288分之256 - Mbit的RDRAM器件非常高
16或18组织为16M的话感光度CMOS DRAM的
位。采用RAMBUS信号级（ RSL ）技术
允许高达1066 MHz的传输速率使用conven-而
tional系统和电路板设计技术。 RDRAM
设备能够持续的数据传输到0.938ns
每两个字节（每十六个字节7.5ns ） 。
RDRAM设备的结构允许的最高
持续的带宽为多，同时随机
寻址的存储器事务。单独的控制和
数据总线具有独立的行和列控产量
95％以上的公交车的效率。在RDRAM设备的32银行
最多支持四个同步交易。
体系化的特点为移动，图形和大
存储系统包括电源管理，字节屏蔽，
和X18组织。在×18的2位数据组织
灰是通用的，可用于额外的存储和
带宽或进行纠错。
直接RDRAM
三星230
K4RXXXX69D-Fxxx
图1 ：直接RDRAM CSP封装
该288分之256兆位RDRAM器件采用一个CSP
横向封装，适合台式机和低端
简介附加卡和移动应用。
关键时序参数/部件号
速度
组织
箱子
I / O
频率。
兆赫
1066
1066
1066
800
800
1066
1066
1066
800
800
t
RAC
（行
ACCESS
时间） NS
32P
32
35
40
45
32P
32
35
40
45
特点
每个DRAM器件的最高持续带宽
产品型号
- 2.1GB / s的持续数据传输率
- 独立的控制与数据总线的最大化
效率
- 独立的行和列控制总线的
简单的调度和最高性能
- 32银行：四笔交易可以发生simul-
taneously全带宽的数据传输速率
低延迟特性
-CT9
-CN9
512Kx16x32s
a
-CM9
-CM8
-CK8
-CT9
-CN9
512Kx18x32s
-CM9
-CM8
-CK8
K4R571669D-F
b
C
c
T9
K4R571669D-FCN9
K4R571669D-FCM9
K4R571669D-FCM8
K4R571669D-FCK8
K4R881869D-FCT9
K4R881869D-FCN9
K4R881869D-FCM9
K4R881869D-FCM8
K4R881869D-FCK8
- 写缓存以减少读取延迟
- 对控制器的灵活性3预充电机制
- 交叉交易
先进的电源管理：
- 多种低功耗状态可在电源的灵活性
消费随时间转变到激活状态
- 掉电自刷新
组织： 2K字节页和32的银行中，x 16/18
。一个“ 32S ” - 32银行的使用
“分裂”
银行建筑。
。 B“ F” - WBGA包。
C“ C” - RDRAM核心采用普通电源自刷新。
- X18组织允许ECC配置或
增加了存储/带宽
- x16组织的低成本应用
采用RAMBUS信号级（ RSL）的高达1066MHz
手术
第1页
1.4版2002年7月
K4R571669D/K4R881869D
直接RDRAM
表2 ：引脚说明
信号
SIO1,SIO0
CMD
I / O
I / O
I
TYPE
CMOS
a
CMOS
a
＃引脚
中心
2
1
描述
串行输入/输出。引脚用于读取和写入控制寄存器
使用串行访问协议字符。也可用于电源管理。
指令输入。配合使用SIO0和SIO1用于读取标签
从和写入到控制寄存器。也可用于电源管理
换货。
串行时钟输入。用于读取和写入到所述时钟源
控制寄存器
电源电压的RDRAM芯和接口逻辑。
电源电压为RDRAM模拟电路。
电源电压CMOS输入/输出引脚。
对RDRAM的核心和接口的参考地。
对RDRAM的模拟电路的参考地。
数据字节A.九个管脚携带的读取或写入的数据之间的字节
通道和RDRAM设备。 DQA8不使用（无连接）
通过与x16组织的RDRAM设备。
时钟的主。接口时钟用于从接收信号RSL
海峡。正极性。
时钟的主。接口时钟用于从接收信号RSL
海峡。负极性
逻辑阈值的参考电压信号RSL
时钟掌握。接口时钟用于发送的RSL信号到
通道。负极性。
时钟掌握。接口时钟用于发送的RSL信号到
通道。正极性。
行访问控制。三个引脚包含控制和地址信息
重刑行的访问。
列访问控制。五个引脚包含控制和地址信息
重刑列的访问。
数据字节B.九个管脚携带的读取或写入的数据之间的字节
通道和RDRAM设备。 DQB8不使用（无连接）
通过与x16组织的RDRAM设备。
SCK
V
DD
V
DDA
V
CMOS
GND
GNDA
DQA8..DQA0
I
CMOS
a
1
24
1
2
28
2
I / O
RSL
b
9
CFM
CFMN
V
REF
CTMN
CTM
RQ7..RQ5或
ROW2..ROW0
RQ4..RQ0或
COL4..COL0
DQB8..
DQB0
I
I
RSL
b
RSL
b
1
1
1
I
I
I
I
I / O
RSL
b
RSL
b
RSL
b
RSL
b
RSL
b
1
1
3
5
9
每包的总针数
92
一。所有CMOS信号是高真;高电压是逻辑1和低电压是逻辑零。
B 。所有RSL信号是低电平有效;低电压为逻辑1和高电压是逻辑零。
第3页
1.4版2002年7月
QQ：2880707522 复制
