K4R271669A/K4R441869A
修订历史
1.0版（ 1999年7月） -
初步
- 基于Rambus的数据1.0版本。
直接RDRAM
1.01版（ 1999年10月）
第1页
- 删除低功耗的部件号
第32页
- 添加了CNFGA注册数据@图28
第33页
- 添加了CNFGB注册数据@图29和纠正CNFGB寄存器的CORG4..0场
第44页
- 从TBD添加TJ价值最大。 100℃ @表18
第46页
- 添加
Θ
JC
值从TBD至0.2 ℃/瓦@表20
第55页
- 添加的当前值356MHz和300MHz的RDRAM设备
版本1.02 （ 2000年1月）
*根据新准则制度变迁RDRAM组件的部件号，因为00 .Jan.1st
第45页
- 降低V的摆动
IH ， CMOS
＆放大器; V
IL ， CMOS
从
“0.5V
CMOS
±0.6V“
to
“0.5V
CMOS
±0.4V“
- 从1.0ns到放松TS1
“1.25ns“
（不过，请TH1为1.0ns ）
第0页
牧师1.02 2000年1月
K4R271669A/K4R441869A
概观
Rambus公司的RDRAM直接是一种通用的高
适合于在广泛的使用性能存储装置
的应用，包括计算机存储器，图形范围
视频和任何其他应用程序，其中高带宽和
低等待时间是必需的。
128 / 144Mbit直接Rambus公司的DRAM （ RDRAM
）是
超高速CMOS DRAM的组织为8M
字由16或18位。采用RAMBUS信号电平的
（ RSL ）技术允许600MHz至800MHz的传输
而使用传统的系统和电路板设计速度
技术。直接RDRAM的设备能够
每两个字节1.25 ns的持续数据传输（每10ns的
16个字节）。
对了Direct RDRAM的结构允许的最高
持续的带宽为多，同时随机
寻址的存储器事务。单独的控制和
数据总线具有独立的行和列控产量
95％以上的公交车的效率。直接RDRAM的32
银行支持多达四个同时交易。
体系化的特点为移动，图形和大
存储系统包括电源管理，字节屏蔽，
和X18组织。在×18的2位数据组织
灰是通用的，可用于额外的存储和
带宽或进行纠错。
直接RDRAM
三星001
K4Rxxxx69A-Nxxx
三星001
K4Rxxxx69A-Mxxx
M
一。普通包装
B 。镜像包
图1 ：直接RDRAM CSP封装
128 / 144Mbit了Direct RDRAM提供的CSP
横向封装，适合台式机和低端
简介附加卡和移动应用。
关键时序参数/部件号
速度
组织
箱子
256Kx16x32s
a
-CG6
-CK7
-CK8
256Kx18x32s
-CG6
-CK7
-CK8
I / O
频率。
兆赫
600
711
800
600
711
800
t
RAC
（行
ACCESS
时间） NS
53.3
45
45
53.3
45
45
产品型号
特点
每个DRAM器件的最高持续带宽
K4R271669A-N
b
（M ）C
c
G6
K4R271669A-N(M)CK7
K4R271669A-N(M)CK8
K4R441869A-N(M)CG6
K4R441869A-N(M)CK7
K4R441869A-N(M)CK8
- 1.6GB / s的持续数据传输率
- 独立的控制与数据总线的最大化
效率
- 独立的行和列控制总线的
简单的调度和最高性能
- 32银行：四笔交易可以发生simul-
taneously全带宽的数据传输速率
低延迟特性
答。
“32s"designation
表示此RDRAM芯由32
银行的使用"split"银行架构。
b.The
“N“
指示符指示正常包和
“M“
指示
镜像包。
c.The
“C“
标志表示该RDRAM核心采用普通电源
自刷新。
- 写缓存以减少读取延迟
- 对控制器的灵活性3预充电机制
- 交叉交易
先进的电源管理：
- 直接RDRAM从2.5伏电源供电
- 多种低功耗状态可在电源的灵活性
消费随时间转变到激活状态
- 掉电自刷新
组织： 1K字节页和32的银行中，x 16/18
- X18组织允许ECC配置或
增加了存储/带宽
- x16组织的低成本应用
采用RAMBUS信号级（ RSL）的高达800MHz
手术
第1页
牧师1.02 2000年1月
K4R271669A/K4R441869A
直接RDRAM
表3 ：引脚说明
信号
SIO1,SIO0
I / O
I / O
TYPE
CMOS
a
＃针脚
2
描述
串行输入/输出。引脚用于读取和写入控制
寄存器使用串行访问协议。也可用于电力MAN-
理。
指令输入。连用销SIO0和SIO1为
读取和写入到控制寄存器。也可用于
电源管理。
串行时钟输入。用于读取和写入时钟源
控制寄存器
电源电压的RDRAM芯和接口逻辑。
电源电压为RDRAM模拟电路。
电源电压CMOS输入/输出引脚。
对RDRAM的核心和接口的参考地。
对RDRAM的模拟电路的参考地。
数据字节A.九针携带的读取或写入数据的字节
通道和RDRAM之间。 DQA8不使用
RDRAMs与x16组织。
时钟的主。接口时钟用于接收信号的RSL
从通道。正极性。
时钟的主。接口时钟用于接收信号的RSL
从通道。负极性
逻辑阈值的参考电压信号RSL
时钟掌握。接口时钟用于传输信号的RSL
到频道。负极性。
时钟掌握。接口时钟用于传输信号的RSL
到频道。正极性。
行访问控制。三个引脚包含控制和地址
信息行的访问。
列访问控制。五个引脚包含控制和地址
信息栏访问。
数据字节B.九针携带的读取或写入数据的字节
通道和RDRAM之间。 DQB8不使用
RDRAMs与x16组织。
CMD
I
CMOS
a
1
SCK
V
DD
V
DDA
V
CMOS
GND
GNDA
DQA8..DQA0
I
CMOS
a
1
10
1
2
13
1
I / O
RSL
b
9
CFM
CFMN
V
REF
CTMN
CTM
RQ7..RQ5或
ROW2..ROW0
RQ4..RQ0或
COL4..COL0
DQB8..
DQB0
I
I
RSL
b
RSL
b
1
1
1
I
I
I
I
I / O
RSL
b
RSL
b
RSL
b
RSL
b
RSL
b
1
1
3
5
9
每包的总针数
62
一。所有CMOS信号是高真;高电压是逻辑1和低电压是逻辑零。
B 。所有RSL信号是低电平有效;低电压为逻辑1和高电压是逻辑零。
第3页
牧师1.02 2000年1月
QQ：2881677436 复制
