K4N51163QC-ZC
512M GDDR2 SDRAM
的512M GDDR2 SDRAM
修订版1.5
2005年10月
通告
信息在本文档提供有关三星产品,
并随时更改,恕不另行通知。
本条中的任何文件应当解释为授予任何许可,
明示或暗示,被禁止的或其他方式,
任何知识产权权利三星的产品或技术。所有
信息在本文档提供
作为"AS IS"基础不承担任何声明或保证。
1.对于更新或有关三星产品的更多信息,请联系您最近的三星办公。
2.三星的产品不得用于生命支持,重症监护,医疗,安全设备,或者类似用途
应用产品故障可能导致人身或人身伤害,或任何军事或损失
国防应用,或任何政府采购到特殊条款或规定可能适用。
*三星电子保留随时更改产品或规格,恕不另行通知。
- 1 -
修订版1.5 2005年10月
K4N51163QC-ZC
修订历史
调整
1.0
1.1
MONTH
四月
四月
YEAR
2005
2005
- 首次发行。
- 修正错字。
历史
512M GDDR2 SDRAM
1.2
五月
2005
- 改变速度斌组织。
(K4N56163QF-GC2A/K4N56163QF-GC33/K4N56163QF-GC36)
- 533速度斌改为550速度斌。
- 600速度斌被添加。
- 667速度斌变成700速度斌。
- 修正错字。
- Seperaed GDDR2设备操作&时机。
- 修正错字。
- 增加了gDDR2-800 SPEC
- 修改了IDD当前值。
- 修正错字。
- 根据客户要求合并后的设备运行和时序图
1.3
1.4
1.5
JUN
九月
十月
2005
2005
2005
- 2 -
修订版1.5 2005年10月
K4N51163QC-ZC
8M X 16Bit的×4银行图形DDR2同步DRAM
与差分数据选通
1.0功能
对设备操作1.8V + 0.1V电源
1.8V + 0.1V电源的I / O接口
4银行操作
中科院发布
可编程CAS Letency : 3,4,5
可编程附加延迟:0, 1 ,2,3和4中
写延迟( WL ) =读延时( RL ) -1
突发Legth : 4,8 (交错/半字节顺序)
可编程顺序/交错突发模式
512M GDDR2 SDRAM
双向差分数据选通
(单端数据选通是一个可选功能)
片外驱动器( OCD )阻抗调整
片上终端
刷新和自动刷新
平均Refesh周期7.8us以较低的则T
例
85×C,
3.9us ,在85°C <牛逼
例
< 95 ×C
无铅84球FBGA (符合RoHS)
2.0订购信息
产品型号
K4N51163QC-ZC25
K4N51163QC-ZC2A
K4N51163QC-ZC33
K4N51163QC-ZC36
最大频率。
400MHz
350MHz
300MHz
275MHz
最大数据速率
800Mbps/pin
700Mbps/pin
600Mbps/pin
550Mbps/pin
SSTL
84球FBGA
接口
包
* K4N51163QC - ZC2A / 36可以完全覆盖previsous K4N51163QF - ZC30 / 37 ( 667Mbps / 533Mbps )的产品。
* K4N51163QC -GC是含铅封装部件编号。
3.0概述
FOR 8M X 16Bit的×4行GDDR2 SDRAM
512MB的GDDR2 SDRAM芯片的组织结构的8Mbit ×16的I / O X 4banks银行设备。这种同步设备实现高速
高达800MB /秒/针一般应用的图形双数据速率的传输速率。该芯片的设计符合后续
荷兰国际集团的关键GDDR2 SDRAM的功能,如中科院发布与附加延迟,写延迟=读取延迟 - 1 ,片外驱动器( OCD )
阻抗调整和片上终端。所有的控制和地址输入端有一对从外部提供的同步
差分时钟。输入被锁定在差分时钟( CK上升沿和下降沿CK )的交叉点。所有的I / O与同步
对双向选通( DQS和DQS )的源同步的时尚。一个13位的地址总线是用来传达行,列,
在RAS / CAS复用方式和银行的地址信息。例如,512MB ( X16 )设备接收13/10/2解决。该
512MB GDDR2器件工作于1.8V单电源±0.1V电源和1.8V ± 0.1V VDDQ 。 512MB的GDDR2设备可用
能够在84ball FBGAs ( X16 ) 。
注:所描述的功能并包含在此数据表中的时序规范操作的DLL启用模式。
- 3 -
修订版1.5 2005年10月
K4N51163QC-ZC
4.0引脚配置
普通包装(顶视图)
1
VDD
UDQ6
VDDQ
UDQ4
VDD
LDQ6
VDDQ
LDQ4
VDDL
2
NC
VSSQ
UDQ1
VSSQ
NC
VSSQ
LDQ1
VSSQ
VREF
CKE
NC
BA0
A10
VSS
A3
A7
VDD
A12
3
VSS
UDM
VDDQ
UDQ3
VSS
LDM
VDDQ
LDQ3
VSS
WE
BA1
A1
A5
A9
NC
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
7
8
VSSQ
UDQS
VDDQ
UDQ2
VSSQ
LDQS
VDDQ
LDQ2
VSSDL
RAS
CAS
A2
A6
A11
NC
9
UDQS
VSSQ
UDQ0
VSSQ
LDQS
VSSQ
LDQ0
VSSQ
CK
CK
CS
A0
A4
A8
NC
512M GDDR2 SDRAM
VDDQ
UDQ7
VDDQ
UDQ5
VDDQ
LDQ7
VDDQ
LDQ5
VDD
ODT
VDD
VSS
注: VDDL和VSSDL的电源和接地的DLL。 LT建议
他们是孤立的,从VDD和VDDQ , VSS和VSSQ设备上。
1
2
3
4
5
6
7
8
9
球的位置
:填充的球
+ :无人区球
A
B
C
D
E
F
顶视图
(参阅通过包球)
G
H
J
K
L
M
N
P
R
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
- 4 -
修订版1.5 2005年10月