K4H561638H

只为爱信AW

初步

产业

DDR SDRAM

256MB H-死DDR SDRAM规格

66 TSOP -II & 60 FBGA

工业级温度范围。 -40到85°C

信息在本文档提供有关三星产品，

并随时更改，恕不另行通知。

本条中的任何文件应当解释为授予任何许可，

明示或暗示，被禁止的或其他方式，

任何知识产权权利三星的产品或技术。所有

信息在本文档提供

作为"AS IS"基础不承担任何声明或保证。

1.对于更新或有关三星产品的更多信息，请联系您最近的三星办公。

2.三星的产品不得用于生命支持，重症监护，医疗，安全设备，或者类似用途

应用产品故障可能导致人身或人身伤害，或任何军事或损失

国防应用，或任何政府采购到特殊条款或规定可能适用。

*三星电子保留随时更改产品或规格，恕不另行通知。

修订版1.2 2006年1月

K4H561638H

目录

只为爱信AW

初步

产业

DDR SDRAM

1.0主要特点...............................................................................................................................4

2.0订购信息...................................................................................................................4

3.0工作Frequencies................................................................................................................4

4.0引脚说明............................................................................................................................5

5.0包装物理尺寸.....................................................................................................6

6.0框图（ 4Mbit的X16 I / O X4银行） ..................................... ............................................. 7

7.0输入/输出功能说明............................................ ................................................ 8

8.0指挥真相Table.................................................................................................................9

9.0一般Description...................................................................................................................10

10.0绝对最大额定值.....................................................................................................10

11.0直流工作条件........................................................................................................10

12.0 DDR SDRAM规格产品&测试条件.......................................... ............................... 11

13.0输入/输出电容......................................................................................................11

14.0详细的测试条件为DDR SDRAM IDD1 & IDD7A ........................................ .............. 12

15.0 DDR SDRAM IDD规格表............................................ .................................................. .... 13

16.0 AC工作条件.......................................................................................................14

17.0 AC过冲/下冲规范地址和控制引脚............................ 14

18.0过冲/下冲规范数据，频闪和口罩销............................... 15

19.0 AC Timming参数&规格............................................ ............................... 16

20.0系统特性的DDR SDRAM ............................................ .................................. 17

21.0组件的注意事项....................................................................................................................18

22.0系统注意事项...........................................................................................................................20

23.0 IBIS ： I / V特性的输入和输出缓冲器...................................... .................. 21

修订版1.2 2006年1月

K4H561638H

修订历史

调整

1.0

1.1

1.2

MONTH

五月

九月

一月

YEAR

2006

2006

2007

只为爱信AW

历史

- 首次发行

- 增加了DDR400的速度斌

初步

产业

DDR SDRAM

- 修过冲/下冲规格如下JEDEC SPEC

- 增加了tPDEX交流参数规格

修订版1.2 2006年1月

K4H561638H

1.0主要特点

只为爱信AW

初步

产业

DDR SDRAM

VDD ： 2.5V ± 0.2V ， VDDQ ： 2.5V ± 0.2V为DDR266 ， 333

VDD ： 2.6V ± 0.1V ， VDDQ ： 2.6V ± 0.1V的DDR400

双数据速率体系结构;每个时钟周期2的数据传输

双向数据选通[L （ U） DQS ] （ X16 ）

四家银行的操作

差分时钟输入（ CK和CK ）

DLL对齐DQ和DQS与CK过渡转型

MRS循环地址重点项目

- 。读取延迟： DDR266 （ 2 ， 2.5个时钟） ， DDR333 （ 2.5时钟） ， DDR400 （ 3时钟）

- 。突发长度（ 2，4， 8）

- 。突发类型（顺序&交错）

除数据& DM所有输入进行采样，系统时钟的正边沿（CK）

数据I /数据选通信号的两边O事务

边沿对齐的数据输出，居中对齐数据输入

LDM ， UDM为只写屏蔽（ X16 ）

自动&自我刷新

7.8us刷新间隔（ 8K / 64ms的刷新）

支持工业温度（ -40 85 ° C）

最大连拍数量刷新周期： 8

66pin TSOP II ， 60Ball FBGA

无铅（符合RoHS）

包

2.0订购信息

产品型号

K4H561638H-UI/PCC

K4H561638H-UI/PB3

K4H561638H-UI/PB0

K4H561638H-ZI/PB3

K4H561638H-ZI/PB0

16M ×16

16M ×16

组织。

最大频率。

CC(DDR400@CL=3.0)

B3(DDR333@CL=2.5)

B0(DDR266@CL=2.5)

B3(DDR333@CL=2.5)

B0(DDR266@CL=2.5)

SSTL2

60 FBGA

SSTL2

66pin TSOP II

接口

包

3.0工作频率

B3(DDR333@CL=2.5)

速度@ CL2

速度@ CL2.5

速度@ CL3

CL- tRCD的-TRP

133MHz

166MHz

-

2.5-3-3

A2(DDR266@CL=2.0)

133MHz

133MHz

-

2-3-3

B0(DDR266@CL=2.5)

100MHz

133MHz

-

2.5-3-3

修订版1.2 2006年1月

K4H561638H

4.0引脚说明

只为爱信AW

初步

产业

DDR SDRAM

16MB ×16

VDD

DQ0

VDDQ

DQ1

DQ2

VSSQ

DQ3

DQ4

VDDQ

DQ5

DQ6

VSSQ

DQ7

NC

VDDQ

LDQS

NC

VDD

NC

LDM

WE

CAS

RAS

CS

NC

BA0

BA1

AP/A10

A0

A1

A2

A3

VDD

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

32

33

66

65

64

63

62

61

60

59

58

VSS

DQ15

VSSQ

DQ14

DQ13

VDDQ

DQ12

DQ11

VSSQ

DQ10

DQ9

VDDQ

DQ8

NC

VSSQ

UDQS

NC

VREF

VSS

UDM

CK

CK

CKE

NC

A12

A11

A9

A8

A7

A6

A5

A4

VSS

66Pin TSOPII

（ 400mil X 875mil ）

（ 0.65毫米引脚间距）

银行地址

BA0~BA1

自动预充电

A10

57

56

55

54

53

52

51

50

49

48

47

46

45

44

43

42

41

40

39

38

37

36

35

34

256MB TSOP -II封装引脚

16M ×16

1

2

3

7

8

9

VSSQ

DQ15

VSS

A

VDD

DQ0

VDDQ

DQ14

VDDQ

DQ13

B

DQ2

VSSQ

DQ1

DQ12

VSSQ

DQ11

C

DQ4

VDDQ

DQ3

DQ10

VDDQ

DQ9

D

DQ6

VSSQ

DQ5

DQ8

VSSQ

UDQS

E

LDQS

VDDQ

DQ7

VREF

VSS

UDM

F

LDM

VDD

NC

CK

CK

G

WE

CAS

A12

CKE

H

RAS

CS

A11

A9

J

BA1

BA0

A8

A7

K

A0

A10/AP

A6

A5

L

A2

A1

A4

VSS

M

VDD

A3

注意：

1.在箱子只有8或4的DQ总分16的DQ使用， UDQS和DQ0 7必须被使用。

组织

16Mx16

行地址

A0~A12

列地址

A0-A8

DM在内部装载匹配DQ和DQS相同。

行&列地址的配置

修订版1.2 2006年1月