DDR SDRAM 256Mb的F-模（ X8 ， X16 ）
DDR SDRAM
256Mb的F-死DDR SDRAM规格
修订版1.3
2004年10月，
修订版1.3 2004年10月
DDR SDRAM 256Mb的F-模（ X8 ， X16 ）
256Mb的F-死修订历史
版本1.0 （ 2003年6月）
- 第一个版本的内部审查
版本1.1 （ Agust ， 2003年）
- 增加了X8组织（ K4H560838F ）和速度AA
版本1.2 （ 2004年5月）
- 改进的IDD电流规格。
版本1.3（ 2004年10月）
- 修正错字。
DDR SDRAM
修订版1.3 2004年10月
DDR SDRAM 256Mb的F-模（ X8 ， X16 ）
主要特点
双数据速率体系结构;每个时钟周期2的数据传输
双向数据选通
L（ U） DQS
四家银行的操作
差分时钟输入（ CK和CK ）
DLL对齐DQ和DQS与CK过渡转型
MRS循环地址重点项目
- 。读取延迟2 ， 2.5 （时钟）
- 。突发长度（ 2，4， 8）
- 。突发类型（顺序&交错）
除数据& DM所有输入进行采样，系统时钟的正边沿（CK）
数据I /数据选通信号的两边O事务
边沿对齐的数据输出，居中对齐数据输入
LDM ， UDM为只写屏蔽（ X16 ）
自动&自我刷新
7.8us刷新间隔（ 8K / 64ms的刷新）
最大连拍数量刷新周期： 8
66pin TSOP II封装
DDR SDRAM
订购信息
产品型号
K4H561638F-TC/LB3
K4H561638F-TC/LAA
K4H561638F-TC/LA2
K4H561638F-TC/LB0
K4H560838F-TC/LB3
K4H560838F-TC/LAA
K4H560838F-TC/LA2
K4H560838F-TC/LB0
32M ×8
16M ×16
组织。
最大频率。
B3(DDR333@CL=2.5)
AA(DDR266@CL=2)
A2(DDR266@CL=2)
B0(DDR266@CL=2.5)
B3(DDR333@CL=2.5)
AA(DDR266@CL=2)
A2(DDR266@CL=2)
B0(DDR266@CL=2.5)
SSTL2
66pin TSOP II
SSTL2
66pin TSOP II
接口
包
工作频率
B3(DDR333@CL=2.5)
速度@ CL2
速度@ CL2.5
* CL ： CAS延迟
133MHz
166MHz
AA(DDR266@CL=2.0)
133MHz
133MHz
A2(DDR266@CL=2.0)
133MHz
133MHz
B0(DDR266@CL=2.5)
100MHz
133MHz
修订版1.3 2004年10月
DDR SDRAM 256Mb的F-模（ X8 ， X16 ）
引脚说明
DDR SDRAM
16MB ×16
32MB ×8
V
DD
DQ
0
V
DDQ
DQ
1
DQ
2
V
SSQ
DQ
3
DQ
4
V
DDQ
DQ
5
DQ
6
V
SSQ
DQ
7
NC
V
DDQ
LDQS
NC
V
DD
NC
LDM
WE
CAS
RAS
CS
NC
BA
0
BA
1
AP / A
10
A
0
A
1
A
2
A
3
V
DD
V
DD
DQ
0
V
DDQ
NC
DQ
1
V
SSQ
NC
DQ
2
V
DDQ
NC
DQ
3
V
SSQ
NC
NC
V
DDQ
NC
NC
V
DD
NC
NC
WE
CAS
RAS
CS
NC
BA
0
BA
1
AP / A
10
A
0
A
1
A
2
A
3
V
DD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
66
65
64
63
62
61
60
59
58
V
SS
DQ
7
V
SSQ
NC
DQ
6
V
DDQ
NC
DQ
5
V
SSQ
NC
DQ
4
V
DDQ
NC
NC
V
SSQ
的DQ
NC
V
REF
V
SS
DM
CK
CK
CKE
NC
A
12
A
11
A
9
A
8
A
7
A
6
A
5
A
4
V
SS
V
SS
DQ
15
V
SSQ
DQ
14
DQ
13
V
DDQ
DQ
12
DQ
11
V
SSQ
DQ
10
DQ
9
V
DDQ
DQ
8
NC
V
SSQ
UDQS
NC
V
REF
V
SS
UDM
CK
CK
CKE
NC
A
12
A
11
A
9
A
8
A
7
A
6
A
5
A
4
V
SS
66Pin TSOPII
（ 400mil X 875mil ）
（ 0.65毫米引脚间距）
银行地址
BA0~BA1
自动预充电
A10
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
256MB TSOP -II封装引脚
组织
32Mx8
16Mx16
行地址
A0~A12
A0~A12
列地址
A0-A9
A0-A8
DM在内部装载匹配DQ和DQS相同。
行&列地址的配置
修订版1.3 2004年10月
DDR SDRAM 256Mb的F-模（ X8 ， X16 ）
包装物理尺寸
DDR SDRAM
单位：毫米
(0.80)
(0.50)
(10×)
(10×)
0.125
+0.075
-0.035
(0.50)
0×~8×
(R
0.2
5
)
#66
#34
10.16±0.10
(1.50)
#1
(1.50)
#33
0.665±0.05
0.210±0.05
(0.80)
1.00±0.10
0.
15
)
0.05分钟
(0.71)
0.65TYP
0.65±0.08
0.30±0.08
(10×)
0.10最大
[
0.075 MAX]
记
1. (
）为参考
2. [
] IS总成素质
(R
66pin TSOPII /包尺寸
修订版1.3 2004年10月
(R
0.
25
)
(4
×
)
(R
0.1
5)
(10×)
1.20MAX
22.22±0.10
0.25TYP
0.45~0.75
11.76±0.20
(10.16)
QQ：2881677436 复制
