DDR SDRAM 512MB的B-模具（ X8 ）

DDR SDRAM

512MB B-死DDR SDRAM规格

54 sTSOP - II （ 400mil X 441mil ）

信息在本文档提供有关三星产品，

并随时更改，恕不另行通知。

本条中的任何文件应当解释为授予任何许可，

明示或暗示，被禁止的或其他方式，

任何知识产权权利三星的产品或技术。所有

信息在本文档提供

作为"AS IS"基础不承担任何声明或保证。

1.对于更新或有关三星产品的更多信息，请联系您最近的三星办公。

2.三星的产品不得用于生命支持，重症监护，医疗，安全设备，或者类似用途

应用产品故障可能导致人身或人身伤害，或任何军事或损失

国防应用，或任何政府采购到特殊条款或规定可能适用。

*三星电子保留随时更改产品或规格，恕不另行通知。

修订版1.3月。 2005年

DDR SDRAM 512MB的B-模具（ X8 ）

目录

DDR SDRAM

1.0主要特点...............................................................................................................................4

2.0订购信息...................................................................................................................4

3.0工作Frequencies................................................................................................................4

4.0引脚说明............................................................................................................................5

5.0包装物理尺寸.....................................................................................................6

6.0框图（ 16Mbit的X8 I / O X4银行） ..................................... ............................................. 7

7.0输入/输出功能说明............................................ ................................................ 8

8.0指挥真相Table.................................................................................................................9

9.0一般Description...................................................................................................................10

10.0绝对最大额定值.....................................................................................................10

11.0直流工作条件........................................................................................................10

12.0 DDR SDRAM规格产品&测试条件.......................................... ............................... 11

13.0输入/输出电容......................................................................................................11

14.0详细的测试条件为DDR SDRAM IDD1 & IDD7A ........................................ .............. 12

15.0 DDR SDRAM IDD规格表............................................ .................................................. .... 13

16.0 AC工作条件.......................................................................................................14

17.0 AC过冲/下冲规范地址和控制引脚............................ 14

18.0过冲/下冲规范数据，频闪和口罩销............................... 15

19.0 AC Timming参数&规格............................................ ............................... 16

20.0系统特性的DDR SDRAM ............................................ .................................. 17

21.0组件的注意事项....................................................................................................................18

22.0系统注意事项...........................................................................................................................20

23.0 IBIS ： I / V特性的输入和输出缓冲器...................................... .................. 21

修订版1.3月。 2005年

DDR SDRAM 512MB的B-模具（ X8 ）

修订历史

调整

0.0

0.1

1.0

1.1

1.2

1.3

MONTH

二月

八月

一月

十月

十月

六月

YEAR

2003

2003

2004

2004

2004

2005

- 第一个版本的内部审查

- 删除的速度AA和纠正错字。

- 定型

- 修正错字。

- 修正错字。

- 删除X4组织。并改变主格式。

历史

DDR SDRAM

修订版1.3月。 2005年

DDR SDRAM 512MB的B-模具（ X8 ）

1.0主要特点

VDD ： 2.5V ± 0.2V ， VDDQ ： 2.5V ± 0.2V为DDR266 ， 333

VDD ： 2.6V ± 0.1V ， VDDQ ： 2.6V ± 0.1V的DDR400

双数据速率体系结构;每个时钟周期2的数据传输

双向数据选通[ DQS ] （ X4，X8 ）

四家银行的操作

差分时钟输入（ CK和CK ）

DLL对齐DQ和DQS与CK过渡转型

MRS循环地址重点项目

- 。读取延迟： DDR266 （ 2 ， 2.5个时钟） ， DDR333 （ 2.5时钟） ， DDR400 （ 3时钟）

- 。突发长度（ 2，4， 8）

- 。突发类型（顺序&交错）

除数据& DM所有输入进行采样，系统时钟的正边沿（CK）

数据I /数据选通信号的两边O事务

边沿对齐的数据输出，居中对齐数据输入

DM为只写屏蔽（ X4，X8 ）

自动&自我刷新

7.8us刷新间隔（ 8K / 64ms的刷新）

最大连拍数量刷新周期： 8

54pin sTSOP （Ⅱ） -400

（含铅&无铅（符合RoHS标准） ）

包

DDR SDRAM

2.0订购信息

产品型号

K4H510838B-N(V)C/LCC

K4H510838B-N(V)C/LB3

K4H510838B-N(V)C/LA2

K4H510838B-N(V)C/LB0

64M ×8

组织。

最大频率。

CC(DDR400@CL=3)

B3(DDR333@CL=2.5)

A2(DDR266@CL=2)

B0(DDR266@CL=2.5)

SSTL2

54pin sTSOP II

接口

包

注：有铅和无铅（无铅）可以通过PKG P / N来区分（N ： 54 sTSOP使用含铅，V ： 54 sTSOP无铅）

3.0工作频率

CC(DDR400@CL=3)

速度@ CL2

速度@ CL2.5

速度@ CL3

CL- tRCD的-TRP

-

166MHz

200MHz

3-3-3

B3(DDR333@CL=2.5)

133MHz

166MHz

-

2.5-3-3

A2(DDR266@CL=2.0)

133MHz

133MHz

-

2-3-3

B0(DDR266@CL=2.5)

100MHz

133MHz

-

2.5-3-3

修订版1.3月。 2005年

DDR SDRAM 512MB的B-模具（ X8 ）

4.0引脚说明

DDR SDRAM

64MB ×8

VDD

DQ0

VDDQ

DQ1

VSSQ

DQ2

VDDQ

DQ3

VSSQ

NC

VDDQ

NC

NC

VDD

WE

CAS

RAS

CS

NC

BA0

BA1

AP/A10

A0

A1

A2

A3

VDD

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

54

53

52

51

50

49

48

VSS

DQ7

VSSQ

DQ6

VDDQ

DQ5

VSSQ

DQ4

VDDQ

NC

VSSQ

的DQ

VREF

VSS

DM

CK

CK

CKE

A12

A11

A9

A8

A7

A6

A5

A4

VSS

54引脚sTSOP （Ⅱ）

400mil X 441mil

小（0.4mm引脚间距）

银行地址

BA0-BA1

行地址

A0-A12

自动预充电

A10

47

46

45

44

43

42

41

40

39

38

37

36

35

34

33

32

31

30

29

28

512MB sTSOP （ II ） -400封装引脚

组织

64Mx8

行地址

A0~A12

列地址

A0-A9, A11

DM在内部装载匹配DQ和DQS相同。

行&列地址的配置

修订版1.3月。 2005年