DDR SDRAM堆叠512Mb的电子芯片（ X4 / X8 ）
DDR SDRAM
堆叠512Mb的E-死DDR SDRAM规格
(x4/x8)
修订版1.0
1.0版七月。 2003
DDR SDRAM堆叠512Mb的电子芯片（ X4 / X8 ）
ST 。 512MB E-死修订历史
版本1.0 （ 2003年7月）
- 第一个版本发布。
DDR SDRAM
1.0版七月。 2003
DDR SDRAM堆叠512Mb的电子芯片（ X4 / X8 ）
主要特点
双数据速率体系结构;每个时钟周期2的数据传输
双向数据选通DQS
四家银行的操作
差分时钟输入（ CK和CK ）
DLL对齐DQ和DQS与CK过渡转型
MRS循环地址重点项目
- 。读取延迟2 ， 2.5 （时钟）
- 。突发长度（ 2，4， 8）
- 。突发类型（顺序&交错）
除数据& DM所有输入进行采样，系统时钟的正边沿（CK）
数据I /数据选通信号的两边O事务
边沿对齐的数据输出，居中对齐数据输入
DM为只写屏蔽（ X4，X8 ）
自动&自我刷新
7.8us刷新间隔（ 8K / 64ms的刷新）
最大连拍数量刷新周期： 8
66pin TSOP II封装
DDR SDRAM
订购信息
产品型号
K4H510638E-TC/LAA
K4H510638E-TC/LA2
K4H510638E-TC/LB0
K4H510738E-TC/LAA
K4H510738E-TC/LA2
K4H510738E-TC/LB0
st.64M ×8
st.128M ×4
组织。
最大频率。
AA(DDR266@CL=2)
A2(DDR266@CL=2)
B0(DDR266@CL=2.5)
AA(DDR266@CL=2)
A2(DDR266@CL=2)
B0(DDR266@CL=2.5)
SSTL2
66pin TSOP II
SSTL2
66pin TSOP II
接口
包
工作频率
AA(DDR266@CL=2.0)
速度@ CL2
速度@ CL2.5
CL- tRCD的-TRP
* CL ： CAS延迟
133MHz
133MHz
2-2-2
A2(DDR266@CL=2.0)
133MHz
133MHz
2-3-3
B0(DDR266@CL=2.5)
100MHz
133MHz
2.5-3-3
1.0版七月。 2003
DDR SDRAM堆叠512Mb的电子芯片（ X4 / X8 ）
引脚说明
DDR SDRAM
st.64Mb ×8
st.128Mb ×4
V
DD
DQ
0
V
DDQ
NC
DQ
1
V
SSQ
NC
DQ
2
V
DDQ
NC
DQ
3
V
SSQ
NC
NC
V
DDQ
NC
NC
V
DD
NC
NC
WE
CAS
RAS
CS0
CS1
BA
0
BA
1
AP / A
10
A
0
A
1
A
2
A
3
V
DD
V
DD
NC
V
DDQ
NC
DQ
0
V
SSQ
NC
NC
V
DDQ
NC
DQ
1
V
SSQ
NC
NC
V
DDQ
NC
NC
V
DD
NC
NC
WE
CAS
RAS
CS0
CS1
BA
0
BA
1
AP / A
10
A
0
A
1
A
2
A
3
V
DD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
66
65
64
63
62
61
60
59
58
V
SS
NC
V
SSQ
NC
DQ
3
V
DDQ
NC
NC
V
SSQ
NC
DQ
2
V
DDQ
NC
NC
V
SSQ
的DQ
NC
V
REF
V
SS
DM
CK
CK
CKE0
CKE1
A
12
A
11
A
9
A
8
A
7
A
6
A
5
A
4
V
SS
V
SS
DQ
7
V
SSQ
NC
DQ
6
V
DDQ
NC
DQ
5
V
SSQ
NC
DQ
4
V
DDQ
NC
NC
V
SSQ
的DQ
NC
V
REF
V
SS
DM
CK
CK
CKE0
CKE1
A
12
A
11
A
9
A
8
A
7
A
6
A
5
A
4
V
SS
66Pin TSOPII
（ 400mil X 875mil ）
（ 0.65毫米引脚间距）
银行地址
BA0~BA1
自动预充电
A10
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
堆叠的512Mb TSOP- II封装引脚
组织
st.128Mx4
st.64Mx8
行地址
A0~A12
A0~A12
列地址
A0-A9, A11
A0-A9
DM在内部装载匹配DQ和DQS相同。
行&列地址的配置
1.0版七月。 2003
DDR SDRAM堆叠512Mb的电子芯片（ X4 / X8 ）
包装物理尺寸
#66
#34
DDR SDRAM
单位：毫米
0.45~0.75
10.16
0.125
-
0.035
+0.075
11.76±0.20
#1
22.62MAX
22.22
±
0.10
#33
2.54(max)
(0.50)
5)
(R
0 .2
0.65
0.25
±
0.08
(0.71)
0.05(min)
0×~8×
记
1. (
）为参考
2. [
] IS总成素质
66pin TSOPII /包尺寸
框图
CK ， CK ， CAS
RAS ， WE， DM
CKE1,CS1
CK ， CK ， CAS
RAS ， WE， DM
CKE1,CS1
64Mx4
32Mx8
64Mx4
CKE0,CS0
I/O0-I/O3,DQS
A0-A12,BA0,BA1
CKE0,CS0
32Mx8
I / O 0 I / O 3 ， DQSA0 -A12 ， BA0 ， BA1
st.128Mb ×4
st.64Mb ×8
1.0版七月。 2003
(R
0.
25
)
0.25TYP
0.45~0.75
(4
×
)
QQ：2881677436 复制
