DDR SDRAM堆叠的2Gb A-模具（ X4 ）

初步

DDR SDRAM

堆叠的2Gb A- SDRAM芯片规格

66 TSOP - II与无铅

（符合RoHS ）

信息在本文档提供有关三星产品，

并随时更改，恕不另行通知。

本条中的任何文件应当解释为授予任何许可，

明示或暗示，被禁止的或其他方式，

任何知识产权权利三星的产品或技术。所有

信息在本文档提供

作为"AS IS"基础不承担任何声明或保证。

1.对于更新或有关三星产品的更多信息，请联系您最近的三星办公。

2.三星的产品不得用于生命支持，重症监护，医疗，安全设备，或者类似用途

应用产品故障可能导致人身或人身伤害，或任何军事或损失

国防应用，或任何政府采购到特殊条款或规定可能适用。

*三星电子保留随时更改产品或规格，恕不另行通知。

修订版0.0月。 2005年

DDR SDRAM堆叠的2Gb A-模具（ X4 ）

目录

初步

DDR SDRAM

1.0主要特点.............................................................................................................................. 4

2.0订购信息................................................................................................................ 4

3.0工作Frequencies............................................................................................................... 4

4.0引脚说明..........................................................................................................................五

5.0包装物理尺寸.............................................. .................................................. 6 ...

6.0框图（ST 。 512Mbit的X4 I / O X4银行） .................................... ....................................... 6

7.0输入/输出功能说明............................................ ............................................... 7

8.0命令真值表............................................................................................................... 8

9.0一般Description.....................................................................................................................9

10.0绝对最大额定值.......................................................................................................9

11.0直流工作条件..........................................................................................................9

12.0 DDR SDRAM规格产品&测试条件.......................................... ............................... 10

13.0输入/输出电容......................................................................................................10

14.0详细的测试条件为DDR SDRAM IDD1 & IDD7A ........................................ .............. 11

15.0 DDR SDRAM IDD规格表............................................ .................................................. .... 12

15.1电流计算表

....................................................................................................... 12

16.0 AC工作条件.......................................................................................................13

17.0 AC过冲/下冲规范地址和控制引脚........................... 13

18.0过冲/下冲规范数据，频闪和口罩销............................... 14

19.0 AC Timming参数&规格............................................ ............................... 15

20.0系统特性的DDR SDRAM ............................................ ................................. 16

21.0组件的注意事项................................................................................................................... 17

22.0系统注意事项..........................................................................................................................19

23.0 IBIS ： I / V特性的输入和输出缓冲器...................................... .................. 20

修订版0.0月。 2005年

DDR SDRAM堆叠的2Gb A-模具（ X4 ）

修订历史

调整

0.0

MONTH

六月

YEAR

2005

- 第一个版本的内部审查

历史

初步

DDR SDRAM

修订版0.0月。 2005年

DDR SDRAM堆叠的2Gb A-模具（ X4 ）

1.0主要特点

VDD ： 2.5V ± 0.2V ， VDDQ ： 2.5V ± 0.2V为DDR266 ， 333

VDD ： 2.6V ± 0.1V ， VDDQ ： 2.6V ± 0.1V的DDR400

双数据速率体系结构;每个时钟周期2的数据传输

双向数据选通

[ DQS ] （ X4，X8 ）， & [L （ U） DQS ] （ X16 ）

四家银行的操作

差分时钟输入（ CK和CK ）

DLL对齐DQ和DQS与CK过渡转型

MRS循环地址重点项目

- 。读取延迟： DDR266 （ 2 ， 2.5个时钟） ， DDR333 （ 2.5时钟） ， DDR400 （ 3时钟）

- 。突发长度（ 2，4， 8）

- 。突发类型（顺序&交错）

除数据& DM所有输入进行采样，系统时钟的正边沿（CK）

数据I /数据选通信号的两边O事务

边沿对齐的数据输出，居中对齐数据输入

LDM ， UDM为只写屏蔽（ X16 ）

DM为只写屏蔽（ X4，X8 ）

自动&自我刷新

7.8us刷新间隔（ 8K / 64ms的刷新）

tRFC （刷新行周期时间） = 120ns的

最大连拍数量刷新周期： 8

66pin TSOP II

无铅

包

符合RoHS

初步

DDR SDRAM

2.0订购信息

产品型号

K4H2G0638A-UC/LCC

K4H2G0638A-UC/LB3

K4H2G0638A-UC/LA2

K4H2G0638A-UC/LB0

ST 。 512M ×4

组织。

最大频率。

CC(DDR400@CL=3)

B3(DDR333@CL=2.5)

A2(DDR266@CL=2)

B0(DDR266@CL=2.5)

SSTL2

66pin TSOP II

接口

包

3.0工作频率

CC(DDR400@CL=3)

速度@ CL2

速度@ CL2.5

速度@ CL3

CL- tRCD的-TRP

-

166MHz

200MHz

3-3-3

B3(DDR333@CL=2.5)

133MHz

166MHz

-

2.5-3-3

A2(DDR266@CL=2.0)

133MHz

133MHz

-

2-3-3

B0(DDR266@CL=2.5)

100MHz

133MHz

-

2.5-3-3

修订版0.0月。 2005年

DDR SDRAM堆叠的2Gb A-模具（ X4 ）

4.0引脚说明

初步

DDR SDRAM

st.512Mb ×4

V

DD

NC

V

DDQ

NC

DQ

0

V

SSQ

NC

NC

V

DDQ

NC

DQ

1

V

SSQ

NC

NC

V

DDQ

NC

A

13

V

DD

NC

NC

WE

CAS

RAS

CS0

CS1

BA

0

BA

1

AP / A

10

A

0

A

1

A

2

A

3

V

DD

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

32

33

66

65

64

63

62

61

60

59

58

V

SS

NC

V

SSQ

NC

DQ

3

V

DDQ

NC

NC

V

SSQ

NC

DQ

2

V

DDQ

NC

NC

V

SSQ

的DQ

NC

V

REF

V

SS

DM

CK

CK

CKE0

CKE1

A

12

A

11

A

9

A

8

A

7

A

6

A

5

A

4

V

SS

66Pin TSOPII

（ 400mil X 875mil ）

（ 0.65毫米引脚间距）

银行地址

BA0~BA1

自动预充电

A10

57

56

55

54

53

52

51

50

49

48

47

46

45

44

43

42

41

40

39

38

37

36

35

34

堆叠的2Gb TSOP- II封装引脚

组织

ST 。 512Mx4

行地址

A0~A13

列地址

A0-A9, A11, A12

DM在内部装载匹配DQ和DQS相同。

行&列地址的配置

修订版0.0月。 2005年