K4H281638L

DDR SDRAM

128MB L-死DDR SDRAM规格

66 TSOP -II

无铅和无卤素

（符合RoHS ）

信息在本文档提供有关三星产品，

并受更改，恕不另行通知。本条中的任何文件应当

解释为授予任何许可，明示或暗示，被禁止的或其它 -

WISE ，在三星的产品知识产权的任何权利技

OGY 。所有信息在本文档提供作为"AS IS"无基础

担保或任何形式的担保。

1.对于更新或有关三星产品的更多信息，请联系您最近的三星办公。

2.三星的产品不得用于生命支持，重症监护，医疗，安全设备，或者类似用途

应用产品故障可能导致人身或人身伤害，或任何军事或损失

*三星电子保留随时更改产品或规格，恕不另行通知。

1 32

修订版1.2 2009年二月

K4H281638L

目录

1.0

2.0

3.0

4.0

5.0

6.0

7.0

DDR SDRAM

主要特点...............................................................................................................................4

订购信息..................................................................................................................4

工作频率...............................................................................................................4

引脚/球说明..................................................................................................................5

包装物理尺寸....................................................................................................7

框图（2MB ×16 I / O X4银行） ..................................... .............................................. 9

功能说明....................................................................................................10

7.1电&初始化顺序

.............................................................................................10

7.2模式寄存器定义

............................................................................................................11

7.3扩展模式寄存器设置（ EMRS ）

............................................................................................13

8.0输入/输出功能说明............................................ ............................................. 14

9.0命令真值表..............................................................................................................15

10.0概述................................................................................................................16

11.0绝对最大额定值.....................................................................................................16

12.0直流工作条件.......................................................................................................16

13.0 DDR SDRAM规格产品&测试条件.......................................... .............................. 17

14.0输入/输出电容......................................................................................................17

15.0详细的测试条件为DDR SDRAM IDD1 & IDD7A ........................................ .............. 18

16.0 DDR SDRAM IDD规格表............................................ .................................................. .... 19

17.0 AC工作条件.......................................................................................................20

18.0 AC过冲/下冲规范地址和控制引脚........................... 20

19.0过冲/下冲规范数据，频闪和面膜销.............................. 21

20.0 AC Timming参数&规格............................................ ............................... 22

21.0系统特性的DDR SDRAM ............................................ ................................. 23

22.0组件的注意事项...................................................................................................................24

23.0系统注意事项..........................................................................................................................26

24.0 IBIS ： I / V特性的输入和输出缓冲器...................................... ................. 27

2 32

修订版1.2 2009年二月

K4H281638L

修订历史

调整

1.0

1.1

1.2

MONTH

九月

十月

二月

YEAR

2008

2008

2009

- 发行rev.1.0 SPEC

- 修正了最大TCK符合JEDEC

- 改变TCK最大400 / 333Mbps至10ns的距离为12ns

- 修正IDD1电流测量条件

- 增加了FBGA封装SPEC

- 修正匹配的驱动强度SPEC 。

历史

DDR SDRAM

3 32

修订版1.2 2009年二月

K4H281638L

1.0主要特点

V

DD

: 2.5V ± 0.2V, V

DDQ

： 2.5V ± 0.2V为DDR333 ， 400

V

DD

: 2.5V ± 5%, V

DDQ

： 2.5V ±为DDR500 5 ％

双数据速率体系结构;每个时钟周期2的数据传输

双向数据选通[L （ U） DQS ] （ X16 ）

四家银行的操作

差分时钟输入（ CK和CK ）

DLL对齐DQ和DQS与CK过渡转型

MRS循环地址重点项目

- 。读取延迟： DDR333 （ 2.5时钟） ， DDR400 （ 3时钟） ， DDR500 （ 3时钟）

- 。突发长度（ 2，4， 8）

- 。突发类型（顺序&交错）

除数据& DM所有输入进行采样，系统时钟的正边沿（CK）

数据I /数据选通信号的两边O事务

边沿对齐的数据输出，居中对齐数据输入

LDM ， UDM为只写屏蔽（ X16 ）

自动&自我刷新

15.6us刷新间隔（ 4K / 64ms的刷新）

最大连拍数量刷新周期： 8

66pin TSOP II

无铅和无卤素

包

符合RoHS

DDR SDRAM

2.0订购信息

产品型号

K4H281638L-LCCD

K4H281638L-LCCC

K4H281638L-LCB3

8M ×16

组织。

最大频率。

CD(DDR500@CL=3)

CC(DDR400@CL=3)

B3(DDR333@CL=2.5)

SSTL2

接口

包

66pin TSOP II

无铅&无卤

记

3.0工作频率

CD(DDR500@CL=3)

速度@ CL2

速度@ CL2.5

速度@ CL3

CL- tRCD的-TRP

不适用

166MHz

250MHz

3-4-4

CC(DDR400@CL=3)

不适用

166MHz

200MHz

3-3-3

B3(DDR333@CL=2.5)

不适用

166MHz

-

2.5-3-3

4 32

修订版1.2 2009年二月

K4H281638L

4.0引脚/球说明

DDR SDRAM

66pin TSOP - II

8MB ×16

V

DD

DQ

0

V

DDQ

DQ

1

DQ

2

V

SSQ

DQ

3

DQ

4

V

DDQ

DQ

5

DQ

6

V

SSQ

DQ

7

NC

V

DDQ

LDQS

NC

V

DD

NC

LDM

WE

CAS

RAS

CS

NC

BA

0

BA

1

AP / A

10

A

0

A

1

A

2

A

3

V

DD

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

32

33

66

65

64

63

62

61

60

59

58

V

SS

DQ

15

V

SSQ

DQ

14

DQ

13

V

DDQ

DQ

12

DQ

11

V

SSQ

DQ

10

DQ

9

V

DDQ

DQ

8

NC

V

SSQ

UDQS

NC

V

REF

V

SS

UDM

CK

CK

CKE

NC

NC

A

11

A

9

A

8

A

7

A

6

A

5

A

4

V

SS

66Pin TSOPII

（ 400mil X 875mil ）

（ 0.65毫米引脚间距）

银行地址

BA0~BA1

自动预充电

A10

57

56

55

54

53

52

51

50

49

48

47

46

45

44

43

42

41

40

39

38

37

36

35

34

128MB TSOP -II封装引脚

组织

8Mx16

行地址

A0~A11

列地址

A0-A8

DM在内部装载匹配DQ和DQS相同。

行&列地址的配置

5 32

修订版1.2 2009年二月