K3S7V2000M-TC
64M位（ 4Mx16 / 2Mx32 ）同步MASKROM
特点
JEDEC标准的3.3V电源
LVTTL与复用地址兼容
地址：行地址： RA
0
RA
12
列地址： CA
0
CA
7
（ X32 ） ： CA
0
CA
8
(x16)
切换机构
4194304 ×16 （字模式） /
2,097,152 ×32 （双字模式）
所有的输入进行采样的系统时钟的上升沿
读取性能在视图记忆点
@ 33MHz的4-1-1-1 （ RAS延迟= 1 ， CAS延时= 3 ）
@ 50MHz的5-1-1-1 （ RAS延迟= 1 ， CAS延迟= 4 ）
@ 66MHz的5-1-1-1 （ RAS延迟= 1 ， CAS延迟= 4 ）
@ 83MHz的7-1-1-1 （ RAS延迟= 2 ， CAS延迟= 5 ）
@ 100MHz的7-1-1-1 （ RAS延迟= 2 ， CAS延迟= 5 ）
t
SAC
：为6ns
按用户要求默认模式
MRS周期与解决关键程序
- 。 RAS延迟（ 1 & 2 ）
- 。 CAS延迟时间（ 3 6 ）
- 。突发长度： 4,8
- 。突发类型：顺序&交错
DQM数据输出屏蔽
包装： 86TSOP2 - 400
同步。 MROM
概述
该K3S7V2000M -TC是一个同步的高带宽面膜
可编程ROM制作了三星高perfor-
曼斯CMOS工艺技术和组织无论是作为
4,194,304 x16bit （字模式）或2,097,152 x32bit （双
字模式）根据单词的引脚极性。 （见引脚功能
化描述）。同步设计允许精确周期CON-
控制，随用随系统时钟， I / O事务是可能的
在每个时钟周期。工作频率范围内，编程
序的脉冲串长度和可编程延迟允许相同
装置可用于各种高带宽，高perfor-的有用
曼斯存储器系统的应用程序。
订购信息
产品型号
K3S7V2000M-TC10
K3S7V2000M-TC12
K3S7V2000M-TC15
K3S7V2000M-TC20
K3S7V2000M-TC30
最大频率。
100MHz
83MHz
66MHz
50MHz
33MHz
LVTTL
86TSOP2
接口
包
功能框图
Q0
Q16
.
产量
.
.
卜FF器
Q15
Q31
行解码器
感测放大器。
行缓冲区
4M ×16 / 2M ×32
电池阵列
地址寄存器
CLK
添加
列解码器
上校缓冲区
LRAS
延迟&突发长度
LCKE
LRAS
LMR
LCAS
定时
CLK
CKE
MR
注册
RAS
编程注册
CAS
CS
DQM
*
三星电子保留权利
改变产品或规格，恕不另行通知。
K3S7V2000M-TC
引脚功能说明
针
CLK
CS
名字
系统时钟
芯片选择
输入功能
活性的上升沿进行采样的所有输入。
同步。 MROM
禁用或启用的设备操作，除了用屏蔽或使所有输入
CLK和CKE 。
面罩系统时钟从下一个时钟周期冻结操作。 CKE应该是
的至少一个周期之前的新命令启用。禁止输入缓冲器的电源关闭
在待机模式下。
行/列地址被复用在相同的针。
行地址： RA
0
RA
12
，列地址： CA
0
CA
7
（ X32 ） ： CA
0
CA
8
(x16)
锁存器与RAS低CLK的上升沿行地址。
让行访问
闩锁与中科院低CLK的上升沿列地址。
启用列的访问。
启用模式寄存器设置MR低。 （同时CS ， RAS和CAS低）
CKE
时钟使能
A
0
~ A
12
地址
RAS
CAS
MR
Q
0
~ Q
31
V
DD
/V
SS
V
DD
Q
/V
SS
Q
字
DQM
N.C
行地址选通
列地址选通
模式寄存器设置
数据输出
电源/接地
数据输出功率/
地
X32 / X16模式选择
数据输出屏蔽
无连接
电源和地的输入缓冲器和核心逻辑。
电源和地的输出缓冲器。
双字模式/字模式，根据单词的引脚极性。
前中科院使应设置。
它的工作原理类似于OE读取操作期间。
该引脚建议留在设备上的连接。
注1 。 V
DD
和V
DD
Q是相同的电压。
K3S7V2000M-TC
绝对最大额定值
参数
在V电压
DD
相对于Vss
任何引脚相对于VSS的电压
工作温度
储存温度
短路电流
功耗
符号
V
DD
, V
DD
Q
V
IN
, V
OUT
T
A
T
英镑
I
OS
P
D
民
-0.5
-0.5
0
-55
-
-
最大
4.6
同步。 MROM
单位
V
V
°C
°C
mA
W
V
DD
+ 0.5≤4.6
70
125
50
1
注意：如果绝对最大额定值超出可能出现永久性损坏设备。
功能操作应仅限于推荐工作条件。
直流工作条件
推荐工作条件（电压参考V
SS
, T
A
= 0 70℃ ）
参数
电源电压
电源电压（接地）
符号
V
DD
, V
DD
Q
V
SS,
V
SS
Q
民
3.0
0
典型值
3.3
0
最大
3.6
0
单位
V
V
DC特性
参数
待机电流（注3 ）
主动待机电流
突发模式工作电流
输入漏电流
输出漏电流（DOUT禁用）
输入高电压，所有输入
输入低电压，所有输入
输出高电平（逻辑1 ）
输出低电平（逻辑0 ）
符号
I
CC3P
I
CC3PS
I
CC3N
I
CC4
I
IL
I
OL
V
IH
V
IL
V
OH
V
OL
民
-
-
-
-
-10
-10
2.0
-0.3
2.4
-
最大
150
150
50
100
10
10
V
DD
+ 0.3
0.8
-
0.4
单位
uA
uA
mA
mA
uA
uA
V
V
V
V
测试条件
CKE = V
IL
（最大值），叔
CC
=分钟
CKE = 0 ，T
CC
=分钟
CS = V
IH
（分钟） ，T
CC
=分钟，
所有输出开
t
CC
=最小值，所有输出开
0V≤V
IN
≤V
DD
+ 0.3V
被测= 0V引脚不
(0V≤V
OUT
≤V
DD
MAX ）
Q ＃高-Z
(Note1)
(Note2)
I
OH
=-2mA
I
OL
=2mA
注：1， V
IH
（最大值） = 4.6V脉冲width≤10ns在脉冲振幅的50％的测量的可接受的，脉冲宽度。
2. V
IL
（最小值） = - 1.5V的脉冲width≤10ns可以接受的，在测量脉冲幅度的50 ％的脉冲宽度。
3.条件是相同的SDRAM的自刷新模式，即，在该情况下的CS ， RAS，CAS ，必须设置为低，MR必须被设置为高。
K3S7V2000M-TC
参数
定时的输入/输出信号参考电平
输入信号电平
转换时间（上升&秋季）输入信号
输出负载
价值
1.4V
同步。 MROM
AC运行试验条件
(T
A
= 0至70℃ ，V
DD
= 3.3V ±0.3V ，除非另有说明。 ）
V
IH
/V
IL
=2.4V/0.4V
tr/tf=1ns/1ns
LVTTL
注意：如果CLK的过渡时间长于1ns的，定时参数应该得到补偿。添加[ （ TR + TF ） / 2-1 ] ns的过渡时间长于1ns的。跃迁
化时间为V之间测量
IL
（最大值）和V
IH
（最小值） 。
3.3V
Vtt=1.4V
1200
产量
870
50pF
V
OH
（DC ）= 2.4V时，我
OH
=-2mA
V
OL
（ DC ）= 0.4V时，我
OL
=2mA
产量
Z
0
=50
50
50pF
（图1 ）直流输出负载电路
（图2 ） AC输出负载电路
操作AC参数
（交流工作条件，除非另有说明）
参数
CLK周期时间
CLK到有效输出延迟
数据输出保持时间
CLK高脉冲宽度
CLK低脉冲宽度
行主动到行主动
输入建立时间
输入保持时间
CLK到输出中低Z
CLK到输出的高阻
转换时间
有效的CAS启用以有效
CAS启用
符号
t
CC
t
SAC
t
OH
t
CH
t
CL
t
RC
t
SS
t
SH
t
SLZ
t
SHZ
t
T
t
VCVC
高达100MHz
民
10
-
2
3
3
10
2
1
0
-
0.1
8
6
-
-
-
-
-
-
-
7
10
-
最大
高达83MHz的
民
12
-
2
3.5
3.5
10
3
1
0
-
0.1
8
6
-
-
-
-
-
-
-
8
10
-
最大
高达66MHz的
民
15
-
2
4
4
8
4
2
0
-
0.1
7
最大
-
6
-
-
-
-
-
-
-
10
10
-
高达50 MHz
民
20
-
2
6.5
6.5
8
4
2
0
-
0.1
7
最大
-
6
-
-
-
-
-
-
-
15
10
-
ns
ns
ns
ns
ns
CLKS
ns
ns
ns
ns
ns
CLKS
2
1
单位
笔记
注意：
1.这些T
RC
值是对BL = 8 。对于BL = 4 ，叔
RC
= 6 CLKS为高达100MHz ，T
RC
= 6 CLKS高达83MHz的，T
RC
= 4 CLKS高达66MHz的，T
RC
= 4 CLKS最多
的50MHz和叔
RC
= 3 CLKS高达33MHz的。
RAS等待增加意味着，同时吨
RC
增加周期数相同。
（如果RAS延时为3 CLKS ，T
RC
12 CLKS为BL = 8 ）参见附技术说明进行无缝操作。
2.这些
t
VCVC
值是对BL = 8 。对于BL = 4，
t
VCVC
= 4clks为高达100MHz ，
t
VCVC
= 4clks高达83MHz的，
t
VCVC
= 3clks高达66MHz的，
t
VCVC
=为3clks
高达50MHz ，并
t
VCVC
= 2clks高达33MHz的。
参考附件技术说明进行无缝操作。
K3S7V2000M-TC
64M位（ 4Mx16 / 2Mx32 ）同步MASKROM
特点
JEDEC标准的3.3V电源
LVTTL与复用地址兼容
地址：行地址： RA
0
RA
12
列地址： CA
0
CA
7
（ X32 ） ： CA
0
CA
8
(x16)
切换机构
4194304 ×16 （字模式） /
2,097,152 ×32 （双字模式）
所有的输入进行采样的系统时钟的上升沿
读取性能在视图记忆点
@ 33MHz的4-1-1-1 （ RAS延迟= 1 ， CAS延时= 3 ）
@ 50MHz的5-1-1-1 （ RAS延迟= 1 ， CAS延迟= 4 ）
@ 66MHz的5-1-1-1 （ RAS延迟= 1 ， CAS延迟= 4 ）
@ 83MHz的7-1-1-1 （ RAS延迟= 2 ， CAS延迟= 5 ）
@ 100MHz的7-1-1-1 （ RAS延迟= 2 ， CAS延迟= 5 ）
t
SAC
：为6ns
按用户要求默认模式
MRS周期与解决关键程序
- 。 RAS延迟（ 1 & 2 ）
- 。 CAS延迟时间（ 3 6 ）
- 。突发长度： 4,8
- 。突发类型：顺序&交错
DQM数据输出屏蔽
包装： 86TSOP2 - 400
同步。 MROM
概述
该K3S7V2000M -TC是一个同步的高带宽面膜
可编程ROM制作了三星高perfor-
曼斯CMOS工艺技术和组织无论是作为
4,194,304 x16bit （字模式）或2,097,152 x32bit （双
字模式）根据单词的引脚极性。 （见引脚功能
化描述）。同步设计允许精确周期CON-
控制，随用随系统时钟， I / O事务是可能的
在每个时钟周期。工作频率范围内，编程
序的脉冲串长度和可编程延迟允许相同
装置可用于各种高带宽，高perfor-的有用
曼斯存储器系统的应用程序。
订购信息
产品型号
K3S7V2000M-TC10
K3S7V2000M-TC12
K3S7V2000M-TC15
K3S7V2000M-TC20
K3S7V2000M-TC30
最大频率。
100MHz
83MHz
66MHz
50MHz
33MHz
LVTTL
86TSOP2
接口
包
功能框图
Q0
Q16
.
产量
.
.
卜FF器
Q15
Q31
行解码器
感测放大器。
行缓冲区
4M ×16 / 2M ×32
电池阵列
地址寄存器
CLK
添加
列解码器
上校缓冲区
LRAS
延迟&突发长度
LCKE
LRAS
LMR
LCAS
定时
CLK
CKE
MR
注册
RAS
编程注册
CAS
CS
DQM
*
三星电子保留权利
改变产品或规格，恕不另行通知。
K3S7V2000M-TC
引脚功能说明
针
CLK
CS
名字
系统时钟
芯片选择
输入功能
活性的上升沿进行采样的所有输入。
同步。 MROM
禁用或启用的设备操作，除了用屏蔽或使所有输入
CLK和CKE 。
面罩系统时钟从下一个时钟周期冻结操作。 CKE应该是
的至少一个周期之前的新命令启用。禁止输入缓冲器的电源关闭
在待机模式下。
行/列地址被复用在相同的针。
行地址： RA
0
RA
12
，列地址： CA
0
CA
7
（ X32 ） ： CA
0
CA
8
(x16)
锁存器与RAS低CLK的上升沿行地址。
让行访问
闩锁与中科院低CLK的上升沿列地址。
启用列的访问。
启用模式寄存器设置MR低。 （同时CS ， RAS和CAS低）
CKE
时钟使能
A
0
~ A
12
地址
RAS
CAS
MR
Q
0
~ Q
31
V
DD
/V
SS
V
DD
Q
/V
SS
Q
字
DQM
N.C
行地址选通
列地址选通
模式寄存器设置
数据输出
电源/接地
数据输出功率/
地
X32 / X16模式选择
数据输出屏蔽
无连接
电源和地的输入缓冲器和核心逻辑。
电源和地的输出缓冲器。
双字模式/字模式，根据单词的引脚极性。
前中科院使应设置。
它的工作原理类似于OE读取操作期间。
该引脚建议留在设备上的连接。
注1 。 V
DD
和V
DD
Q是相同的电压。
K3S7V2000M-TC
绝对最大额定值
参数
在V电压
DD
相对于Vss
任何引脚相对于VSS的电压
工作温度
储存温度
短路电流
功耗
符号
V
DD
, V
DD
Q
V
IN
, V
OUT
T
A
T
英镑
I
OS
P
D
民
-0.5
-0.5
0
-55
-
-
最大
4.6
同步。 MROM
单位
V
V
°C
°C
mA
W
V
DD
+ 0.5≤4.6
70
125
50
1
注意：如果绝对最大额定值超出可能出现永久性损坏设备。
功能操作应仅限于推荐工作条件。
直流工作条件
推荐工作条件（电压参考V
SS
, T
A
= 0 70℃ ）
参数
电源电压
电源电压（接地）
符号
V
DD
, V
DD
Q
V
SS,
V
SS
Q
民
3.0
0
典型值
3.3
0
最大
3.6
0
单位
V
V
DC特性
参数
待机电流（注3 ）
主动待机电流
突发模式工作电流
输入漏电流
输出漏电流（DOUT禁用）
输入高电压，所有输入
输入低电压，所有输入
输出高电平（逻辑1 ）
输出低电平（逻辑0 ）
符号
I
CC3P
I
CC3PS
I
CC3N
I
CC4
I
IL
I
OL
V
IH
V
IL
V
OH
V
OL
民
-
-
-
-
-10
-10
2.0
-0.3
2.4
-
最大
150
150
50
100
10
10
V
DD
+ 0.3
0.8
-
0.4
单位
uA
uA
mA
mA
uA
uA
V
V
V
V
测试条件
CKE = V
IL
（最大值），叔
CC
=分钟
CKE = 0 ，T
CC
=分钟
CS = V
IH
（分钟） ，T
CC
=分钟，
所有输出开
t
CC
=最小值，所有输出开
0V≤V
IN
≤V
DD
+ 0.3V
被测= 0V引脚不
(0V≤V
OUT
≤V
DD
MAX ）
Q ＃高-Z
(Note1)
(Note2)
I
OH
=-2mA
I
OL
=2mA
注：1， V
IH
（最大值） = 4.6V脉冲width≤10ns在脉冲振幅的50％的测量的可接受的，脉冲宽度。
2. V
IL
（最小值） = - 1.5V的脉冲width≤10ns可以接受的，在测量脉冲幅度的50 ％的脉冲宽度。
3.条件是相同的SDRAM的自刷新模式，即，在该情况下的CS ， RAS，CAS ，必须设置为低，MR必须被设置为高。
K3S7V2000M-TC
参数
定时的输入/输出信号参考电平
输入信号电平
转换时间（上升&秋季）输入信号
输出负载
价值
1.4V
同步。 MROM
AC运行试验条件
(T
A
= 0至70℃ ，V
DD
= 3.3V ±0.3V ，除非另有说明。 ）
V
IH
/V
IL
=2.4V/0.4V
tr/tf=1ns/1ns
LVTTL
注意：如果CLK的过渡时间长于1ns的，定时参数应该得到补偿。添加[ （ TR + TF ） / 2-1 ] ns的过渡时间长于1ns的。跃迁
化时间为V之间测量
IL
（最大值）和V
IH
（最小值） 。
3.3V
Vtt=1.4V
1200
产量
870
50pF
V
OH
（DC ）= 2.4V时，我
OH
=-2mA
V
OL
（ DC ）= 0.4V时，我
OL
=2mA
产量
Z
0
=50
50
50pF
（图1 ）直流输出负载电路
（图2 ） AC输出负载电路
操作AC参数
（交流工作条件，除非另有说明）
参数
CLK周期时间
CLK到有效输出延迟
数据输出保持时间
CLK高脉冲宽度
CLK低脉冲宽度
行主动到行主动
输入建立时间
输入保持时间
CLK到输出中低Z
CLK到输出的高阻
转换时间
有效的CAS启用以有效
CAS启用
符号
t
CC
t
SAC
t
OH
t
CH
t
CL
t
RC
t
SS
t
SH
t
SLZ
t
SHZ
t
T
t
VCVC
高达100MHz
民
10
-
2
3
3
10
2
1
0
-
0.1
8
6
-
-
-
-
-
-
-
7
10
-
最大
高达83MHz的
民
12
-
2
3.5
3.5
10
3
1
0
-
0.1
8
6
-
-
-
-
-
-
-
8
10
-
最大
高达66MHz的
民
15
-
2
4
4
8
4
2
0
-
0.1
7
最大
-
6
-
-
-
-
-
-
-
10
10
-
高达50 MHz
民
20
-
2
6.5
6.5
8
4
2
0
-
0.1
7
最大
-
6
-
-
-
-
-
-
-
15
10
-
ns
ns
ns
ns
ns
CLKS
ns
ns
ns
ns
ns
CLKS
2
1
单位
笔记
注意：
1.这些T
RC
值是对BL = 8 。对于BL = 4 ，叔
RC
= 6 CLKS为高达100MHz ，T
RC
= 6 CLKS高达83MHz的，T
RC
= 4 CLKS高达66MHz的，T
RC
= 4 CLKS最多
的50MHz和叔
RC
= 3 CLKS高达33MHz的。
RAS等待增加意味着，同时吨
RC
增加周期数相同。
（如果RAS延时为3 CLKS ，T
RC
12 CLKS为BL = 8 ）参见附技术说明进行无缝操作。
2.这些
t
VCVC
值是对BL = 8 。对于BL = 4，
t
VCVC
= 4clks为高达100MHz ，
t
VCVC
= 4clks高达83MHz的，
t
VCVC
= 3clks高达66MHz的，
t
VCVC
=为3clks
高达50MHz ，并
t
VCVC
= 2clks高达33MHz的。
参考附件技术说明进行无缝操作。
QQ：2880707522 复制
