高性能ê
2
CMOS
在系统可编程逻辑
特点
x
高性能，E
2
CMOS 3.3 V & 5 -V CPLD系列
x
灵活的架构，用于快速逻辑设计
的ispMACH
4A CPLD系列
x
x
x
x
x
x
x
x
卓越的首次圆弧设计
TM
并重新连接吨功能
- SpeedLocking
TM
为保证网络连接固定的计时性能
- 中央，输入和输出开关矩阵100 ％布通率和100 ％引脚输出保持
高速
- 5.0ns吨
PD
商业和7.5ns吨
PD
产业
- 182MHz F
CNT
32到512个宏单元; 32至768寄存器
44至388引脚PLCC ， PQFP ， TQFP ， BGA ，引脚fpBGA和CABGA包
灵活的体系结构多元化的设计风格
- D / T寄存器和锁存器
- 同步或异步模式
- 专用输入寄存器
- 可编程极性
- 复位/预置交换
为便于系统集成高级功能
- 3.3 V & 5 -V JEDEC兼容的操作
- JTAG （ IEEE 1149.1 ）标准的边界扫描测试
- 3.3 V & 5 -V JTAG在系统编程
- 符合PCI标准（ -5 / -55 / -6 / -65 / -7 / -10 / -12速度等级）
- 安全的混合供电电压系统设计
- 可编程的上拉或总线友好
TM
输入和I / O
热插拔
可编程安全位
- 个别输出摆率控制
高级电子商务
2
CMOS工艺提供了高性能，高性价比的解决方案
支持ispDesignEXPERT
TM
软件快速发展的逻辑
- 支持HDL的设计方法与结果的ispMACH 4A优化
- 灵活性，以适应用户需求
- 软件合作伙伴关系，以确保客户的成功
莱迪思和第三方硬件编程支持
- LatticePRO
TM
软件在PC和自动测试系统内可编程性支持
设备
- 在所有主要的编程，包括数据I / O， BP Microsystems公司， Advin编程支持，
与一般系统
出版＃
ISPM4A
Amendment/0
启：
D
发行日期：
2000年8月
表1的ispMACH 4A器件特性
3.3 V器件
特征
宏单元
用户I / O选项
t
PD
（纳秒）
f
CNT
（兆赫）
t
COS
（纳秒）
t
SS
（纳秒）
静态功耗（ mA）的
JTAG兼容
符合PCI标准
5 V器件
特征
宏单元
用户I / O选项
t
PD
（纳秒）
f
CNT
（兆赫）
t
COS
（纳秒）
t
SS
（纳秒）
静态功耗（ mA）的
JTAG兼容
符合PCI标准
M4A5-32
2
32
32
5.0
182
4.0
3.0
20
是的
是的
M4A5-64
2
64
32
5.5
167
4.0
3.5
25
是的
是的
M4A5-96
2
96
48
5.5
167
4.0
3.5
40
是的
是的
M4A5-128
2
128
64
5.5
167
4.0
3.5
55
是的
是的
M4A5-192
1
192
96
6.0
160
4.5
3.5
74
是的
是的
M4A5-256
2
256
128
6.5
154
5.0
3.5
110
是的
是的
M4A3-32
2
32
32
5.0
182
4.0
3.0
20
是的
是的
M4A3-64
2
64
32/64
1
5.5
167
4.0
3.5
25/52
1
是的
是的
M4A3-96
2
96
48
5.5
167
4.0
3.5
40
是的
是的
M4A3-128
2
128
64
5.5
167
4.0
3.5
55
是的
是的
M4A3-192
2
192
96
6.0
160
4.5
3.5
85
是的
是的
M4A3-256
256
128
2
/160
1
/192
1
5.5
3
167
4.0
3.5
110
2
/150
1
是的
是的
M4A3-384
2
384
160/192
6.5
154
4.5
3.5
149/155
是的
是的
M4A3-512
1
512
160/192/256
7.5
125
5.5
5.0
179
是的
是的
注意事项：
1.提前信息。请联系莱迪思销售代表对可用性的详细信息。
2.初步信息。
3. M4A3-256 / 128 5.5ns现已上市。联系工厂7.5ns M4A3-256 / 160和M4A3-256 / 192的可用性
2
的ispMACH 4A系列
概述
的的ispMACH
4A系列莱迪思提供了一个非常灵活的架构，并提供
的易于使用的硅产品优越复杂可编程逻辑器件（CPLD ）溶液
和软件工具。整体好处科幻TS用户是有保证的和可预见的CPLD
解决方案，更快地将产品推向市场，更大的灵活性和更低的成本。在的ispMACH 4A器件提供
密度范围从32到512个宏单元，100 ％的利用率，100％引脚输出保持。
在的ispMACH 4A系列提供5 V （ M4A5 - XXX）和3.3 V （ M4A3 - XXX ）操作。
的ispMACH 4A产品都通过JTAG （ IEEE标准的5 V或3.3 V在系统可编程。
1149.1 ）接口。 JTAG边界扫描测试也让产品的可测试性的自动化测试
设备设备连接。
所有的ispMACH 4A家庭成员提供首次圆弧设计，易于系统集成与引出线
任何设计变更，并重新连接吨后保留。为3.3 V和5 V工作电压， 4A的ispMACH
产品能以最快的速度提供保证的网络连接固定的时间为5.0纳秒吨
PD
和182 MHz的F
CNT
通过
使用高达每输出20个乘积项（表2）时SpeedLocking特征。
表2的ispMACH 4A速度等级
速度等级
设备
M4A3-32
3
M4A5-32
3
M4A3-64/32
3
M4A5-64/32
3
M4A3-64/64
2
M4A3-96
3
M4A5-96
3
M4A3-128
3
M4A5-128
3
M4A3-192
3
M4A5-192
2
M4A3-256/128
3
M4A5-256/128
3
M4A3-256/192
2
M4A3-256/160
2
M4A3-384
2
M4A3-512
2
注意事项：
1. C =商业，
C
C
C
-5
C
C
C
C
C
C
C
C
-55
-6
-65
-7
C，我
C，我
C，我
C，我
C，我
C，我
C，我
C
C
-10
C，我
C，我
C，我
C，我
C，我
C，我
C，我
C，我
C，我
C，我
C，我
-12
I
I
I
I
I
I
I
I
I
C，我
C，我
I
I
-14
I =工业
2.提前信息。请联系莱迪思销售代表对可用性的详细信息。
3.初步信息。
的ispMACH 4A系列
3
在的ispMACH 4A系列提供20密度I / O组合，薄型四方扁平封装（ TQFP ）
塑料方形扁平封装（ PQFP ） ，塑料有引线芯片载体（ PLCC ） ，球栅阵列（ BGA ） ，连接东北 -
间距BGA （引脚fpBGA ） ，以及芯片阵列BGA（ CABGA ）封装范围从44到388的引脚（表
3）。它还提供了I / O安全功能于混合电压设计，使得3.3 - V器件可以接受
5 - V输入和5 - V器件不超速3.3 V输入。其他功能还包括巴士 -
友好的输入和I / O ，可编程断电模式额外的节能和
个别输出摆率控制的最高转速过渡或最低噪音
过渡。
表3的ispMACH 4A封装和I / O选项（ I / O的数量和专用输入表）
3.3 V器件
包
44引脚PLCC
44引脚TQFP
48引脚TQFP
100引脚TQFP
100引脚PQFP
100球CABGA
144引脚TQFP
144球引脚fpBGA
208引脚PQFP
256球引脚fpBGA
256球BGA
388球引脚fpBGA
5 V器件
包
44引脚PLCC
44引脚TQFP
48引脚TQFP
100引脚TQFP
100引脚PQFP
144引脚TQFP
208引脚PQFP
256球BGA
M4A5-32
2
32+2
32+2
32+2
M4A5-64
2
32+2
32+2
32+2
48+8
64+6
64+6
96+16
128+14
128+14
M4A5-96
2
M4A5-128
2
M4A5-192
1
M4A5-256
2
M4A3-32
2
32+2
32+2
32+2
M4A3-64
32+2
2
32+2
2
32+2
2
64+6
1
48+8
64+6
2
64+6
2
64+6
1
96+16
2
96+16
1
128+14
2
, 160
1
128+14
2
, 192
1
128+14
2
160
192
192
256
160
192
M4A3-96
2
M4A3-128
M4A3-192
M4A3-256
M4A3-384
1
M4A3-512
1
注意：
1.提前信息。请联系莱迪思销售代表对可用性的详细信息。
2.初步信息。
4
的ispMACH 4A系列
功能说明
中的ispMACH 4A器件的基本架构（图1 ）由多个，优化
PAL
块由一个中心交换矩阵互连。中央开关矩阵使
PAL块和路由输入到PAL块之间的通信。一起，在PAL
块和中心交换矩阵实现逻辑设计人员在单一制造大型设计
设备，而不必使用多个设备。
的关键在于能够有效地利用这些装置的位于所述互连方案。
在所述的ispMACH 4A架构中，宏单元FL exibly耦合到所述的乘积项
通过逻辑分配器，并在I / O引脚FL exibly耦合到由于该宏蜂窝
输出开关矩阵。此外，更多的输入路由选项的输入开关提供
矩阵。这些资源提供给科幻吨设计EF网络ciently所需要的灵活性。
PAL座
4
时钟
发电机
时钟/输入
引脚
注3
注2
中央开关矩阵
逻辑
ARRAY
输入
开关
矩阵
逻辑16
输出/
分配器
隐藏
用XOR
宏单元
16
16
8
注1
专用
输入引脚
16
PAL座
PAL座
I / O单元
33/
34/
36
输出开关矩阵
I / O
引脚
I / O
引脚
I / O
引脚
17466G-001
图1的ispMACH 4A框图和PAL块结构
注意事项：
1. 16的ispMACH 4A器件以1： 1的宏单元I / O单元的比例（见下页） 。
2.座时钟不去的I / O单元中M4A （ 3,5） -32/32 。
3. M4A （3,5） -192 ，M4A （3,5） -256 ， M4A3-384和M4A3-512专用时钟引脚不能用作输入和做
未连接到中央开关矩阵。
的ispMACH 4A系列
5
QQ：2881677436 复制
