可编程逻辑器件5384VA
在系统可编程
3.3V超宽高密度PLD
特点
超宽高密度的系统内
可编程逻辑
3.3V电源
- 用户可选择3.3V / 2.5V的I / O
- 18000 PLD盖茨/ 384宏单元
- 高达288 I / O引脚
- 384寄存器
- 高速全球互联
- 超宽32通用逻辑块（ GLB ）的大小
最佳性能
- 超宽输入门控（ 68输入），用于快速
计数器，状态机，地址解码器等。
- PCB高效的球栅阵列（ BGA ）封装
选项
- 接口与标准5V TTL器件
高性能ê
2
CMOS
技术
—
f
最大
= 125 MHz的最高工作频率
—
t
pd
= 7.5 ns的传播延迟
- 增强
t
su2
= 7纳秒，
t
SU3 （ CLK0 / 1 ）
= 4.5ns ，
t
SU3 （CLK2 / 3）
= 3.5ns的
- TTL / 3.3V / 2.5V兼容输入阈值和
输出电平
- 电可擦除和可重复编程
- 非易失性
- 可编程的速度/功率逻辑路径
优化
在系统可编程
- 提高生产良率，减少时间用于─
市场和提高产品质量
- 重新编程锡焊设备的快速调试
100 ％的IEEE 1149.1边界扫描可测试性和
3.3V在系统可编程
架构特性
- 增强的引脚锁定结构与单
级别全球路由池和超宽GLBs
- 环绕型乘积项共享阵列支持
多达35个产品条款每个宏单元
- 宏单元支持并发组合和
注册函数
- 宏单元寄存器具有多种控制
选项，包括设置，复位和时钟使能
- 四个专用时钟输入管脚加宏单元
产品期限钟
- 转换和斜可编程I / O（ SASPI / O ）
支持可编程总线保持，上拉，开
沥干摆和斜率选项
- 六个全球输出使能来看，有两个全球OE
引脚和每个宏单元的一个乘积项OE
ispDesignEXPERT - 逻辑编译器和COM-
完整的ISP器件设计系统免受高密度脂蛋白
合成THROUGH在系统编程
- 业绩卓越的品质
- 紧密集成了领先的CAE供应商工具
- 提高生产率的时序分析，探索
工具，时序仿真和ispANALYZER
- PC和UNIX平台
功能框图
输入总线
通用
逻辑块
输入总线
通用
逻辑块
输入总线
通用
逻辑块
边界
扫描
接口
通用
逻辑块
通用
逻辑块
输入总线
输入总线
通用
逻辑块
通用
逻辑块
输入总线
输入总线
全球路由池
（ GRP ）
通用
逻辑块
通用
逻辑块
输入总线
输入总线
通用
逻辑块
通用
逻辑块
通用
逻辑块
输入总线
输入总线
输入总线
可编程逻辑器件5000V说明
在系统可编程逻辑器件5000V系列的系统内可编程
高密度的逻辑器件是基于通用逻辑
32个注册的宏单元和单块（ GLBs ）
全球路由池（ GRP ）结构互连
GLBs 。
从GLBs输出驱动的全球路由池
在GLBs之间（ GRP ） 。交换资源是亲
单元提供了可在全球路由池信号，以驱动
任何或所有设备中的GLBs 。这种机制允许
整个装置快速，高效的连接。
每个GLB包含32个宏单元和一个完全填充，
可编程与阵列160的逻辑乘积项
五额外的控制产品方面。该GLB有68
从全球路由池投入其中可用
在这两个真实的补充形式，每一个产品的术语。
版权所有2000莱迪思半导体公司的所有品牌或产品名称均为其各自所有者的注册商标。此处的规格和信息如有
更改，恕不另行通知。
莱迪思半导体股份有限公司， 5555东北摩尔的Ct 。 ，俄勒冈州希尔斯伯勒97124 ， USA
电话： （ 503 ） 268-8000 ; 1-800- LATTICE ;传真（ 503 ） 268-8556 ; http://www.latticesemi.com
2000年9月
5384va_04
1
特定网络阳离子
可编程逻辑器件5384VA
功能框图
图1.可编程逻辑器件5384VA功能框图（ 388 BGA选项）
I / O 239
I / O 238
I / O 237
I / O 236
I / O 263
I / O 262
I / O 261
I / O 260
I / O 287
I / O 286
I / O 285
I / O 284
I / O 267
I / O 266
I / O 265
I / O 264
I / O 243
I / O 242
I / O 241
I / O 240
I / O 219
I / O 218
I / O 217
I / O 216
GOE0
GOE1
输入总线
通用
逻辑块
输入总线
通用
逻辑块
输入总线
通用
逻辑块
边界
扫描
接口
TMS
TCK
TDI
TDO
VCCIO
1I/O
0 / TOE
I / O 1
I / O 2
I / O 3
通用
逻辑块
输入总线
I / O 215
I / O 214
I / O 213
I / O 212
通用
逻辑块
输入总线
I / O 20
I / O 21
I / O 22
I / O 23
I / O 195
I / O 194
I / O 193
I / O 192
通用
逻辑块
输入总线
I / O 24
I / O 25
I / O 26
I / O 27
I / O 191
I / O 190
I / O 189
I / O 188
通用
逻辑块
输入总线
I / O 44
I / O 45
I / O 46
I / O 47
全球路由池
（ GRP ）
I / O 171
I / O 170
I / O 169
I / O 168
通用
逻辑块
输入总线
I / O 48
I / O 49
I / O 50
I / O 51
I / O 167
I / O 166
I / O 165
I / O 164
通用
逻辑块
输入总线
I / O 68
I / O 69
I / O 70
I / O 71
I / O 147
I / O 146
I / O 145
I / O 144
通用
逻辑块
输入总线
GSET / GRESET
通用
逻辑块
输入总线
I / O 96
I / O 97
I / O 98
I / O 99
I / O 116
I / O 117
I / O 118
I / O 119
通用
逻辑块
输入总线
I / O 120
I / O 121
I / O 122
I / O 123
CLK 0
CLK 1
1CLK 2
1CLK 3
I / O 72
I / O 73
I / O 74
I / O 75
I / O 92
I / O 93
I / O 94
I / O 95
1. CLK2 ， CLK3和TOE信号复用I / O信号。其中I / O复是
见下面表 - 由所使用的包类型来确定。
套餐类型
208 PQFP
208引脚fpBGA
272 BGA
388 BGA
I / O 89 / CLK2
I / O 89 / CLK2
I / O 119 / CLK2
I / O 179 / CLK2
Multplexed信号
I / O 98 / CLK3
I / O 98 / CLK3
I / O 131 / CLK3
I / O 197 / CLK3
I / O 0 / TOE
I / O 0 / TOE
I / O 0 / TOE
I / O 0 / TOE
2
I / O 140
I / O 141
I / O 142
I / O 143
特定网络阳离子
可编程逻辑器件5384VA
可编程逻辑器件5000V说明（续）
在160个乘积项被分组为32套5和
送入一个乘积项共享阵列（ PTSA ），这
允许分享的最多35个乘积项为
一个单一的功能。可替换地， PTSA可以是逐
通过对五个方面的产品或更小的功能。该
五个额外的乘积项被用于共享GLB CON-
trols ，设置，复位，时钟，时钟使能和输出使能。
32注册的宏单元中的GLB由从动
32输出从PTSA或PTSA绕行。每
宏单元包含一个可编程的异或门一家亲
可编程寄存器/锁存器/双稳触发器和
必要的时钟和控制逻辑以允许组合
或注册操作。宏单元都有两个
输出，可以反馈通过全球
路由池。从这种双输出能力
宏可以有效地利用硬件资源。
一个输出可以是例如一个注册功能，
而另一个输出可以是不相关的组合
功能。从I / O焊盘设施的直接寄存器输入
大老有效地利用这一特性来构建高速
输入寄存器。
宏单元的寄存器可以从几个中的一个时钟源
设备上可用的全局或乘积项时钟。一
全球及乘积项时钟使能，还提供了
省去了栅极时钟到宏蜂窝
寄存器。复位和宏蜂窝寄存器预置
从全局和长远的产品提供信号。该
宏蜂窝寄存器可以被编程为作为D-
类型寄存器，一个D型锁存器或T型触发器。
从GLB的32个输出可驱动两个全球
路由池和设备的I / O单元。全球路由
池包含每一个宏单元输出一行，并
一条线从每个I / O引脚。
输入缓冲器的阈值具有可编程的TTL / 3.3V /
2.5V兼容水平。输出驱动器可以源
4mA到沉8毫安在3.3V模式。输出驱动器具有
表1.系统可编程逻辑器件5000VA家庭
一个单独的VCCIO参考输入是独立于
的主电源VCC的设备。此功能允许
输出驱动器来驱动3.3V或2.5V输出
水平，同时该装置的逻辑和输出电流驱动
总是从3.3V供电。输出驱动器还
提供独立的可编程边沿速率和开放
排水能力。可编程的上拉电阻是亲
单元提供配合关闭未使用的输入和可编程
总线保持锁存器可容纳三态输出，在他们的
最后一个有效的状态，直到总线由一些再次驱动
装置。
在系统可编程逻辑器件5000V系列具有3.3V ，非易失性IN-
系统编程为逻辑和
互连结构，提供了装置来开发
真正的可重构系统。编程实现
通过行业标准的IEEE 1149.1兼容
边界扫描接口。边界扫描测试是也
通过同一接口的支持。
提供增强的，多细胞的安全方案
防止读取JEDEC编程文件
固定时。后使用该设备已被保护
这种机制，以清除安全的唯一方式是向
执行批量擦除指令。
可编程逻辑器件5000V家庭成员
在系统可编程逻辑器件5000V系列拥有256个宏单元，以
512个宏单元，并采用3.3V电源供电。
所有家庭成员将可以使用多个封装
时代的选择。在系统可编程逻辑器件5000VA家庭设备矩阵
示出了各种bondout选项显示在表
下文。
该互连结构（GRP）是非常相似的晶格的
现有系统可编程逻辑器件1000，2000和3000系列，但与
增强互连结构优化的引脚锁定
和逻辑路由。这省去了注册
I / O单元或输出路由池。
套餐类型
设备
可编程逻辑器件5256VA
可编程逻辑器件5384VA
可编程逻辑器件5512VA
GLBs
8
12
16
宏单元
256
384
512
208引脚fpBGA
144 I / O
144 I / O
—
208 PQFP
144 I / O
144 I / O
144 I / O
272 BGA
192 I / O
192 I / O
192 I / O
388 BGA
—
288 I / O
288 I / O
3
特定网络阳离子
可编程逻辑器件5384VA
图2.可编程逻辑器件5384VA框图（ 288 I / O版）
24
24
I / O
Q
D
32
32
24
32
24
32
32
D
Q
32
24
24
I / O
全球
路由
池
（ GRP ）
160
5
PT
5
160
PT
160
68
68
160
160
PT
160
5
PT
5
通用
逻辑
块
（ GLB ）
24
24
I / O
CLK2
24
32
Q
D
32
32
24
32
32
D
Q
32
24
24
I / O
缓冲器/销
160
5
PT
5
160
PT
160
68
68
160
160
PT
160
5
PT
5
24
24
I / O
CLK3
24
32
Q
D
32
32
24
32
32
D
Q
32
24
24
I / O
160
5
PT
5
160
PT
160
68
68
160
160
PT
160
5
PT
5
24
24
I / O
Q
D
32
32
24
32
672
24
32
32
D
Q
32
24
24
I / O
160
5
PT
5
160
PT
160
68
68
160
160
PT
160
5
PT
5
24
24
I / O
Q
D
32
32
24
32
24
32
32
D
Q
32
24
24
I / O
160
5
PT
5
160
PT
160
68
68
160
160
PT
160
5
PT
5
24
24
I / O
Q
D
32
32
24
32
24
32
32
D
Q
32
24
24
I / O
TOE
160
5
PT
5
160
PT
160
68
68
160
160
PT
160
5
PT
5
5384_288
6/10/97
CLK0
CLK1
GOE0
GOE1
置位/复位
4
特定网络阳离子
可编程逻辑器件5384VA
图3.系统可编程逻辑器件5000V通用逻辑块（ GLB ）
从全球路由池
0 1 2
66 67
全球PTOE巴士
对甲苯磺酸
宏单元0
从PTSA
PTSA绕行
PTOE
PT时钟
PT RESET
PT预置
共享PT时钟0
共享的PT （P）的复位0
共享PT时钟1
共享PT （ P）复位1
PT 0
PT 1
PT 2
PT 3
PT 4
到I / O焊盘
要GRP
6
PT 9
PT 8
PT 7
PT 6
PT 5
全球PTOE 0 ... 5
MACROCELL 1
从PTSA
PTSA绕行
PTOE
PT时钟
PT RESET
PT预置
共享PT时钟0
共享的PT （P）的复位0
共享PT时钟1
共享PT （ P）复位1
到I / O焊盘
要GRP
6
全球PTOE 0 ... 5
PT 79
PT 78
PT 77
PT 76
PT 75
MACROCELL 15
从PTSA
PTSA绕行
PTOE
PT时钟
PT RESET
PT预置
共享PT时钟0
共享的PT （P）的复位0
共享PT时钟1
共享PT （ P）复位1
到I / O焊盘
要GRP
6
全球PTOE 0 ... 5
PT 159
PT 158
PT 157
PT 156
PT 155
PT 160
PT 161
PT 162
PT 163
PT 164
6
MACROCELL 31
从PTSA
PTSA绕行
PTOE
PT时钟
PT RESET
PT预置
共享PT时钟0
共享的PT （P）的复位0
共享PT时钟1
共享PT （ P）复位1
全球PTOE 0 ... 5
GLB_5K
到I / O焊盘
要GRP
可编程
和阵列
5
可编程逻辑器件5384VA
在系统可编程
3.3V超宽高密度PLD
特点
超宽高密度的系统内
可编程逻辑
3.3V电源
- 用户可选择3.3V / 2.5V的I / O
- 18000 PLD盖茨/ 384宏单元
- 高达288 I / O引脚
- 384寄存器
- 高速全球互联
- 超宽32通用逻辑块（ GLB ）的大小
最佳性能
- 超宽输入门控（ 68输入），用于快速
计数器，状态机，地址解码器等。
- PCB高效的球栅阵列（ BGA ）封装选项
- 接口与标准5V TTL器件
高性能ê
2
CMOS
技术
—
f
最大
= 125 MHz的最高工作频率
—
t
pd
= 7.5 ns的传播延迟
- 增强
t
su2
= 7纳秒，
t
SU3 （ CLK0 / 1 ）
= 4.5ns ，
t
SU3 （CLK2 / 3）
= 3.5ns的
- TTL / 3.3V / 2.5V兼容输入阈值和
输出电平
- 电可擦除和可重复编程
- 非易失性
- 可编程的速度/功率逻辑路径优化
在系统可编程
- 提高生产良率，减少时间用于─
市场和提高产品质量
- 重新编程锡焊设备的快速调试
100 ％的IEEE 1149.1边界扫描可测试性和
3.3V在系统可编程
架构特性
- 增强的引脚锁定结构与单
级别全球路由池和超宽GLBs
- 环绕型乘积项共享阵列支持
多达35个产品条款每个宏单元
- 宏单元支持并发组合和
注册函数
- 宏单元寄存器具有多种控制
选项，包括设置，复位和时钟使能
- 四个专用时钟输入管脚加宏单元
产品期限钟
- 转换和斜可编程I / O（ SASPI / O）
支持可编程总线保持，上拉，开
沥干摆和斜率选项
- 六个全球输出使能来看，有两个全球OE
引脚和每个宏单元的一个乘积项OE
功能框图
输入总线
通用
逻辑块
输入总线
通用
逻辑块
输入总线
通用
逻辑块
边界
扫描
接口
通用
逻辑块
通用
逻辑块
输入总线
输入总线
通用
逻辑块
通用
逻辑块
输入总线
输入总线
全球路由池
（ GRP ）
通用
逻辑块
通用
逻辑块
输入总线
输入总线
通用
逻辑块
通用
逻辑块
通用
逻辑块
输入总线
输入总线
输入总线
可编程逻辑器件5000V说明
在系统可编程逻辑器件5000V系列的系统内可编程
高密度的逻辑器件是基于通用逻辑
32个注册的宏单元和单块（ GLBs ）
全球路由池（ GRP ）结构互连
GLBs 。
从GLBs输出驱动的全球路由池
在GLBs之间（ GRP ） 。交换资源是亲
单元提供了可在全球路由池信号，以驱动
任何或所有设备中的GLBs 。这种机制允许
整个装置快速，高效的连接。
每个GLB包含32个宏单元和一个完全填充，
可编程与阵列160的逻辑乘积项
五额外的控制产品方面。该GLB有68
从全球路由池投入其中可用
在这两个真实的补充形式，每一个产品的术语。
在160个乘积项被分组为32套5和
送入一个乘积项共享阵列（ PTSA ），这
允许分享的最多35个乘积项为
一个单一的功能。可替换地， PTSA可以是逐
通过对五个方面的产品或更小的功能。该
2002莱迪思半导体公司的所有品牌或产品名称均为其各自所有者的注册商标。此处的规格和信息如有
更改，恕不另行通知。
莱迪思半导体股份有限公司， 5555东北摩尔的Ct 。 ，俄勒冈州希尔斯伯勒97124 ， USA
电话： （ 503 ） 268-8000 ; 1-800- LATTICE ;传真（ 503 ） 268-8556 ; http://www.latticesemi.com
2002年1月
5384va_08
1
特定网络阳离子
可编程逻辑器件5384VA
功能框图
图1.可编程逻辑器件5384VA功能框图（ 388 BGA选项）
I / O 239
I / O 238
I / O 237
I / O 236
I / O 263
I / O 262
I / O 261
I / O 260
I / O 287
I / O 286
I / O 285
I / O 284
I / O 267
I / O 266
I / O 265
I / O 264
I / O 243
I / O 242
I / O 241
I / O 240
I / O 219
I / O 218
I / O 217
I / O 216
GOE0
GOE1
输入总线
通用
逻辑块
输入总线
通用
逻辑块
输入总线
通用
逻辑块
边界
扫描
接口
TMS
TCK
TDI
TDO
VCCIO
1I/O
0 / TOE
I / O 1
I / O 2
I / O 3
通用
逻辑块
输入总线
I / O 215
I / O 214
I / O 213
I / O 212
通用
逻辑块
输入总线
I / O 20
I / O 21
I / O 22
I / O 23
I / O 195
I / O 194
I / O 193
I / O 192
通用
逻辑块
输入总线
I / O 24
I / O 25
I / O 26
I / O 27
I / O 191
I / O 190
I / O 189
I / O 188
通用
逻辑块
输入总线
I / O 44
I / O 45
I / O 46
I / O 47
全球路由池
（ GRP ）
I / O 171
I / O 170
I / O 169
I / O 168
通用
逻辑块
输入总线
I / O 48
I / O 49
I / O 50
I / O 51
I / O 167
I / O 166
I / O 165
I / O 164
通用
逻辑块
输入总线
I / O 68
I / O 69
I / O 70
I / O 71
I / O 147
I / O 146
I / O 145
I / O 144
通用
逻辑块
通用
逻辑块
通用
逻辑块
输入总线
GSET / GRESET
输入总线
I / O 96
I / O 97
I / O 98
I / O 99
I / O 116
I / O 117
I / O 118
I / O 119
输入总线
I / O 120
I / O 121
I / O 122
I / O 123
CLK 0
CLK 1
1CLK 2
1CLK 3
I / O 72
I / O 73
I / O 74
I / O 75
I / O 92
I / O 93
I / O 94
I / O 95
1. CLK2 ， CLK3和TOE信号复用I / O信号。其中I / O复是
见下面表 - 由所使用的包类型来确定。
套餐类型
208 PQFP
208引脚fpBGA
272 BGA
388 BGA
I / O 89 / CLK2
I / O 89 / CLK2
I / O 119 / CLK2
I / O 179 / CLK2
Multplexed信号
I / O 98 / CLK3
I / O 98 / CLK3
I / O 131 / CLK3
I / O 197 / CLK3
I / O 0 / TOE
I / O 0 / TOE
I / O 0 / TOE
I / O 0 / TOE
2
I / O 140
I / O 141
I / O 142
I / O 143
特定网络阳离子
可编程逻辑器件5384VA
可编程逻辑器件5000V说明（续）
五个额外的乘积项被用于共享GLB CON-
trols ，设置，复位，时钟，时钟使能和输出使能。
32注册的宏单元中的GLB由从动
32输出从PTSA或PTSA绕行。每
宏单元包含一个可编程的异或门一家亲
可编程寄存器/锁存器/双稳触发器和
必要的时钟和控制逻辑以允许组合
或注册操作。宏单元都有两个
输出，可以反馈通过全球
路由池。从这种双输出能力
宏可以有效地利用硬件资源。
一个输出可以是例如一个注册功能，
而另一个输出可以是不相关的组合
功能。从I / O焊盘设施的直接寄存器输入
大老有效地利用这一特性来构建高速
输入寄存器。
宏单元的寄存器可以从几个中的一个时钟源
设备上可用的全局或乘积项时钟。一
全球及乘积项时钟使能，还提供了
省去了栅极时钟到宏蜂窝
寄存器。复位和宏蜂窝寄存器预置
从全局和长远的产品提供信号。该
宏蜂窝寄存器可以被编程为作为D-
类型寄存器，一个D型锁存器或T型触发器。
从GLB的32个输出可驱动两个全球
路由池和设备的I / O单元。全球路由
池包含每一个宏单元输出一行，并
一条线从每个I / O引脚。
输入缓冲器的阈值具有可编程的TTL / 3.3V /
2.5V兼容水平。输出驱动器可以源
4mA到沉8毫安在3.3V模式。输出驱动器具有
一个单独的VCCIO参考输入是独立于
的主电源VCC的设备。此功能允许
输出驱动器来驱动3.3V或2.5V输出
水平，同时该装置的逻辑和输出电流驱动
总是从3.3V供电。输出驱动器还
表1.系统可编程逻辑器件5000VA家庭
提供独立的可编程边沿速率和开放
排水能力。可编程的上拉电阻是亲
单元提供配合关闭未使用的输入和可编程
总线保持锁存器可容纳三态输出，在他们的
最后一个有效的状态，直到总线由一些再次驱动
装置。
在系统可编程逻辑器件5000V系列具有3.3V ，非易失性IN-
系统编程为逻辑和
互连结构，提供了装置来开发
真正的可重构系统。编程实现
通过行业标准的IEEE 1149.1兼容
边界扫描接口。边界扫描测试是也
通过同一接口的支持。
提供增强的，多细胞的安全方案
防止读取JEDEC编程文件
固定时。后使用该设备已被保护
这种机制，以清除安全的唯一方式是向
执行批量擦除指令。
可编程逻辑器件5000V家庭成员
在系统可编程逻辑器件5000V系列拥有256个宏单元，以
512个宏单元，并采用3.3V电源供电。
所有家庭成员将可以使用多个封装
时代的选择。在系统可编程逻辑器件5000VA家庭设备矩阵
示出了各种bondout选项显示在表
下文。
该互连结构（GRP）是非常相似的晶格的
现有系统可编程逻辑器件1000，2000和3000系列，但与
增强互连结构优化的引脚锁定
和逻辑路由。这省去了注册
I / O单元或输出路由池。
套餐类型
设备
可编程逻辑器件5256VA
可编程逻辑器件5384VA
可编程逻辑器件5512VA
GLBs
8
12
16
宏单元
256
384
512
208引脚fpBGA
144 I / O
144 I / O
—
208 PQFP
144 I / O
144 I / O
144 I / O
272 BGA
192 I / O
192 I / O
192 I / O
388 BGA
—
288 I / O
288 I / O
3
特定网络阳离子
可编程逻辑器件5384VA
图2.可编程逻辑器件5384VA框图（ 288 I / O版）
24
24
I / O
Q
D
32
32
24
32
24
32
32
D
Q
32
24
24
I / O
全球
路由
池
（ GRP ）
160
5
PT
5
160
PT
160
68
68
160
160
PT
160
5
PT
5
通用
逻辑
块
（ GLB ）
24
24
I / O
CLK2
24
32
Q
D
32
32
24
32
32
D
Q
32
24
24
I / O
缓冲器/销
160
5
PT
5
160
PT
160
68
68
160
160
PT
160
5
PT
5
24
24
I / O
CLK3
24
32
Q
D
32
32
24
32
32
D
Q
32
24
24
I / O
160
5
PT
5
160
PT
160
68
68
160
160
PT
160
5
PT
5
24
24
I / O
Q
D
32
32
24
32
672
24
32
32
D
Q
32
24
24
I / O
160
5
PT
5
160
PT
160
68
68
160
160
PT
160
5
PT
5
24
24
I / O
Q
D
32
32
24
32
24
32
32
D
Q
32
24
24
I / O
160
5
PT
5
160
PT
160
68
68
160
160
PT
160
5
PT
5
24
24
I / O
Q
D
32
32
24
32
24
32
32
D
Q
32
24
24
I / O
TOE
160
5
PT
5
160
PT
160
68
68
160
160
PT
160
5
PT
5
5384_288
6/10/97
CLK0
CLK1
GOE0
GOE1
置位/复位
4
特定网络阳离子
可编程逻辑器件5384VA
图3.系统可编程逻辑器件5000V通用逻辑块（ GLB ）
从全球路由池
0 1 2
66 67
全球PTOE巴士
对甲苯磺酸
宏单元0
从PTSA
PTSA绕行
PTOE
PT时钟
PT RESET
PT预置
共享PT时钟0
共享的PT （P）的复位0
共享PT时钟1
共享PT （ P）复位1
PT 0
PT 1
PT 2
PT 3
PT 4
到I / O焊盘
要GRP
6
PT 9
PT 8
PT 7
PT 6
PT 5
全球PTOE 0 ... 5
MACROCELL 1
从PTSA
PTSA绕行
PTOE
PT时钟
PT RESET
PT预置
共享PT时钟0
共享的PT （P）的复位0
共享PT时钟1
共享PT （ P）复位1
到I / O焊盘
要GRP
6
全球PTOE 0 ... 5
PT 79
PT 78
PT 77
PT 76
PT 75
MACROCELL 15
从PTSA
PTSA绕行
PTOE
PT时钟
PT RESET
PT预置
共享PT时钟0
共享的PT （P）的复位0
共享PT时钟1
共享PT （ P）复位1
到I / O焊盘
要GRP
6
全球PTOE 0 ... 5
PT 159
PT 158
PT 157
PT 156
PT 155
PT 160
PT 161
PT 162
PT 163
PT 164
6
MACROCELL 31
从PTSA
PTSA绕行
PTOE
PT时钟
PT RESET
PT预置
共享PT时钟0
共享的PT （P）的复位0
共享PT时钟1
共享PT （ P）复位1
全球PTOE 0 ... 5
GLB_5K
到I / O焊盘
要GRP
可编程
和阵列
5
QQ：2880707522 复制
