铅
免费
包
选项
可用！
可编程逻辑器件2128VE
3.3V在系统可编程
超快高密度PLD
功能框图*
输出布线区（ ORP ）
D7
输出布线区（ ORP ）
特点
超快高密度的系统内
可编程逻辑
- 6000 PLD门
- 128和64个I / O引脚版本，八个专用输入
- 128寄存器
- 高速全球互联
- 宽输入选通高速计数器，国家
机，地址解码器等
- 小逻辑块大小为随机逻辑
- 100 ％的功能， JEDEC和引脚兼容
用可编程逻辑器件2128V的设备
3.3V低电压2128架构
- 接口与标准5V TTL器件
高性能ê
2
CMOS
技术
—
f
最大
= 250MHz的最大工作频率
—
t
pd
= 4.0ns传输延迟
- 电可擦除和可重复编程
- 非易失性
- 100％测试在制造时
- 未使用的产品长期关机节省电源
在系统可编程
- 3.3V在系统可编程（ ISP ）使用
边界扫描测试访问端口（ TAP ）
- 漏极开路输出选件的灵活的总线接口
功能，使Wired-轻松实现
或总线仲裁逻辑
- 提高生产良率，减少时间用于─
市场和提高产品质量
- 重新编程锡焊设备进行快速原型
100 ％的IEEE 1149.1边界扫描可测试
使用和便于快速的系统运行速度
其密度和灵活性的FPGA可编程逻辑器件
- 增强的引脚锁定功能
- 三个专用时钟输入引脚
- 同步和异步时钟
- 可编程的输出压摆率控制
- 灵活的引脚布局
- 优化的全球路由池提供全球
互联
无铅封装选项
输出布线区（ ORP ）
D3
D2
D1
D0
C7
输出布线区（ ORP ）
0139A/2128VE
D6
D5
D4
A0
A1
C6
A2
D
Q
C5
A3
D
Q
C4
输出布线区（ ORP ）
A4
D
Q
GLB
C3
A5
D
Q
C2
A6
C1
A7
B0
B1
全球路由池（ GRP ）
B2
B3
B4
B5
B6
B7
C0
输出布线区（ ORP ）
输出布线区（ ORP ）
* 128个I / O所示版本
描述
所述可编程逻辑器件2128VE是一个高密度可编程
在128和64个I / O引脚版本逻辑器件。
该器件包含128个寄存器，八个专用
输入引脚，三个专用时钟输入引脚， 2德迪
cated全球OE输入引脚和一个全球路由池
（ GRP ） 。玻璃钢提供完整的互连互通
与所有这些元素。在系统可编程逻辑器件2128VE
功能在系统可编程通过Bound-
进制扫描测试访问端口（TAP ） ，是100 ％的IEEE
1149.1边界扫描测试。在系统可编程逻辑器件2128VE
提供了逻辑的非易失性可重编程，以及
作为互连，以提供真正的可重构系
TEMS 。
逻辑的可编程逻辑器件2128VE设备上的基本单位是
通用逻辑块（ GLB ） 。该GLBs标记A0，A1
.. D7 （参见图1） 。共有32 GLBs中是
可编程逻辑器件2128VE设备。每个GLB是由四个
宏单元。每个GLB有18个输入，一个可编程
与/或/异或阵列，和四个输出从而可以
被配置为任一组合或注册。
投入到GLB来自GRP和专用
输入。所有的GLB的输出被带回了
GRP使得它们可以连接到任何输入
GLB设备上。
2004莱迪思半导体公司的所有品牌或产品名称均为其各自所有者的注册商标。此处的规格和信息如有
更改，恕不另行通知。
莱迪思半导体股份有限公司， 5555东北摩尔的Ct 。 ，俄勒冈州希尔斯伯勒97124 ， USA
电话： （ 503 ） 268-8000 ; 1-800- LATTICE ;传真（ 503 ） 268-8556 ; http://www.latticesemi.com
2004年8月
2128ve_12
1
CLK 0
CLK 1
CLK 2
输出布线区（ ORP ）
逻辑
ARRAY
特定网络阳离子
可编程逻辑器件2128VE
功能框图
图1.系统可编程逻辑器件2128VE功能框图（ 128 -I / O和64 -I / O版本）
I / O 127
I / O 126
I / O 125
I / O 124
I / O 123
I / O 122
I / O 121
I / O 120
I / O 119
I / O 118
I / O 117
I / O 116
I / O 115
I / O 114
I / O 113
I / O 112
I / O 111
I / O 110
I / O 109
I / O 108
I / O 107
I / O 106
I / O 105
I / O 104
I / O 103
I / O 102
I / O 101
I / O 100
I / O 99
I / O 98
I / O 97
I / O 96
I / O 63
I / O 62
I / O 61
I / O 60
I / O 59
I / O 58
I / O 57
I / O 56
I / O 55
I / O 54
I / O 53
I / O 52
I / O 51
I / O 50
I / O 49
I / O 48
在7 *
在6 *
在7
在6
RESET
RESET
GOE 0
GOE 1
输入总线
输出布线区（ ORP ）
Megablock
通用逻辑
块（ GLBs ）
输出布线区（ ORP ）
D4
D3
D2
D1
D0
GOE 0
GOE 1
Megablock
输入总线
输出布线区（ ORP ）
在5
在4
C7
I / O 95
I / O 94
I / O 93
I / O 92
I / O 91
I / O 90
I / O 89
I / O 88
I / O 87
I / O 86
I / O 85
I / O 84
I / O 83
I / O 82
I / O 81
I / O 80
I / O 79
I / O 78
I / O 77
I / O 76
I / O 75
I / O 74
I / O 73
I / O 72
I / O 71
I / O 70
I / O 69
I / O 68
I / O 67
I / O 66
I / O 65
I / O 64
通用逻辑
块（ GLBs ）
D7
D6
D5
D7
D6
D5
D4
D3
D2
D1
D0
在5 *
4 *
C7
I / O 47
I / O 46
I / O 45
I / O 44
I / O 4
I / O 5
I / O 6
I / O 7
I / O 8
I / O 9
I / O 10
I / O 11
I / O 12
I / O 13
I / O 14
I / O 15
I / O 16
I / O 17
I / O 18
I / O 19
I / O 20
I / O 21
I / O 22
I / O 23
I / O 24
I / O 25
I / O 26
I / O 27
I / O 28
I / O 29
I / O 30
I / O 31
TDI / IN 0
TMS / IN 1
输出布线区（ ORP ）
I / O 0
I / O 1
I / O 2
I / O 3
输出布线区（ ORP ）
A0
C6
I / O 0
I / O 1
I / O 2
I / O 3
A0
C6
A1
C5
A1
C5
I / O 4
I / O 5
I / O 6
I / O 7
A2
A2
A3
输入总线
输出布线区（ ORP ）
C3
输入总线
输出布线区（ ORP ）
全球
路由
池
（ GRP ）
C4
输入总线
A3
全球
路由
池
（ GRP ）
C4
输出布线区（ ORP ）
I / O 43
I / O 42
I / O 41
I / O 40
C3
输入总线
A4
A4
C2
输出布线区（ ORP ）
C2
A5
C1
I / O 8
I / O 9
I / O 10
I / O 11
I / O 39
I / O 38
I / O 37
I / O 36
A5
C1
I / O 35
I / O 34
I / O 33
I / O 32
A6
C0
A6
C0
I / O 12
I / O 13
I / O 14
I / O 15
TDI / IN 0
TMS / IN 1
A7
A7
B0
B1
B2
B3
B4
B5
B6
B7
CLK 0
CLK 1
CLK 2
B0
B1
B2
B3
B4
B5
B6
B7
输出布线区（ ORP ）
输入总线
BSCAN
I / O 32
I / O 33
I / O 34
I / O 35
I / O 36
I / O 37
I / O 38
I / O 39
I / O 40
I / O 41
I / O 42
I / O 43
I / O 44
I / O 45
I / O 46
I / O 47
输出布线区（ ORP ）
输出布线区（ ORP ）
输入总线
BSCAN
I / O 16
I / O 17
I / O 18
I / O 19
I / O 20
I / O 21
I / O 22
I / O 23
I / O 24
I / O 25
I / O 26
I / O 27
I / O 48
I / O 49
I / O 50
I / O 51
I / O 52
I / O 53
I / O 54
I / O 55
I / O 56
I / O 57
I / O 58
I / O 59
I / O 60
I / O 61
I / O 62
I / O 63
TDO / IN 2
TCK / IN 3
TDO / IN 2
TCK / IN 3
I / O 28
I / O 29
I / O 30
I / O 31
Y0
Y1
Y2
0139B/2128VE
Y0
Y1
Y2
CLK 0
CLK 1
CLK 2
0139B/2128VE.64IO
*不适用于84 - PLCC设备
128 I / O 2128VE包含128个I / O单元，而64
I / O版本包含64个I / O单元。每个I / O单元直接
连接到I / O引脚，可以是单独亲
编程是一个组合的输入，输出或
双向I / O引脚具有三态控制。信号
电平与TTL兼容电压和输出驱动器
可源4毫安或汇8毫安。每个输出可
独立编程的快速或慢速输出转换
率，以减少整体输出开关噪声。设备
引脚可以安全地驱动到5V的信号电平，以支持
混合电压系统。
八GLBs ， 32或16个I / O单元，两个专用输入和
两个或一个ORPS被连接在一起，使
Megablock （参见图1） 。八个GLBs的输出
被连接到由一组32个或16个通用I / O单元的
的两个或一个ORPS 。每一个可编程逻辑器件2128VE设备
包含四个Megablocks 。
玻璃钢具有作为其输入，从所有的输出
GLBs和所有的来自双向I / O单元的输入端。
所有这些信号被提供给的所述输入端
GLBs 。通过GRP有所延误扳平
尽量减少时序偏差。
在系统可编程逻辑器件2128VE器件的时钟都选择使用
专用时钟管脚。三个专用时钟引脚（ Y0 ，
Y1，Y2 ）或异步时钟可以在一个被选择
GLB基础。异步或乘积项时钟
可以在任意GLB生成用于其自己的时钟。
可编程的漏极开路输出
除了标准的输出结构，所述
在系统可编程逻辑器件2128VE的输出单独编程来
可燃的，无论是作为一个标准推拉输出或
漏极开路输出。图腾柱输出驱动
指定的VOH和VOL电平，而开漏
输出驱动器只能在指定的卷。上的VOH电平
开漏输出取决于外部负载和
拉。该输出配置由一个亲控制
可编程熔丝。默认配置时
设备是在批量擦除状态是图腾柱结构。
漏极开路/图腾柱的选择是通过选择
莱迪思的软件工具。
2
特定网络阳离子
可编程逻辑器件2128VE
绝对最大额定值
1
电源电压V
cc
.................................. -0.5至+ 5.4V
输入电压应用............................... -0.5至+ 5.6V
断态输出电压的应用............ -0.5 + 5.6V
存储温度................................ -65 ℃150℃
情况下的温度。与电源应用.............. -55 125°C
马克斯。结温。 （T
J
）与电源应用... 150℃
1.条件超过了上述“绝对最大额定值”，可能对器件造成永久性损坏。实用
该器件在这些或高于任何其他条件本规范的业务部门所标明的操作
是不是暗示（编程时，遵循编程规范） 。
DC推荐工作条件
符号
参数
电源电压
输入低电压
输入高电压
广告
产业
T
A
= 0 ° C至+ 70°C
T
A
= -40 ° C至+ 85°C
分钟。
3.0
3.0
V
SS
– 0.5
2.0
马克斯。
3.6
3.6
0.8
5.25
单位
V
V
V
V
V
CC
V
IL
V
IH
表2-0005 / 2128VE
电容（T
A
= 25 ° C，F = 1.0兆赫）
符号
参数
专用的输入电容
I / O容量
时钟和全局输出使能电容
典型
8
6
10
单位
pf
pf
pf
测试条件
V
CC
= 3.3V, V
IN
= 0.0V
V
CC
= 3.3V, V
I / O
= 0.0V
V
CC
= 3.3V, V
Y
= 0.0V
表2-0006 / 2128VE
C
1
C
2
C
3
擦除重新编程特定网络阳离子
参数
擦除/重写数
最低
10,000
最大
–
单位
周期
表2-0008 / 2128VE
3
特定网络阳离子
可编程逻辑器件2128VE
开关测试条件
输入脉冲电平
输入上升和下降时间
输入定时基准水平
输出时序参考电平
输出负载
GND到3.0V
≤
1.5ns 10 ％至90％
1.5V
1.5V
见图2
表2 - 0003 / 2128VE
图2.测试负载
+ 3.3V
R1
设备
产量
R2
CL
*
TEST
点
三态水平从稳态有效电平测量0.5V 。
输出负载条件下（见图2）
测试条件
A
B
高电平有效
低电平有效
高电平到Z
at
V
OH
-0.5V
低电平到Z
at
V
OL
+0.5V
R1
316
R2
348
348
348
348
348
CL
35pF
35pF
35pF
5pF
5pF
*
CL包括测试夹具和探头电容。
0213A/2128VE
∞
316
∞
316
C
表2-0004 / 2128VE
DC电气特性
在推荐工作条件
符号
参数
输出低电压
输出高电压
输入或I / O低漏电流
输入或I / O的高漏电
BSCAN
输入低漏电流
I / O主动上拉电流
输出短路电流
工作电源电流
I
OL
= 8毫安
I
OH
= -4毫安
0V
≤
V
IN
≤
V
IL
（ MAX 。 ）
(V
CC
- 0.2)V
≤
V
IN
≤
V
CC
V
≤
V
IN
≤
5.25V
CC
0V
≤
V
IN
≤
V
IL
0V
≤
V
IN
≤
V
IL
V
CC
= 3.3V, V
OUT
= 0.5V
V
IL
= 0.0V, V
IH
= 3.0V
f
时钟
= 1兆赫
条件
分钟。
–
2.4
–
–
–
–
–
–
–
典型值。
–
–
–
–
–
–
–
–
195
3
MAX 。单位
0.4
–
-10
10
10
-150
-150
-100
–
V
V
A
A
A
A
A
mA
mA
V
OL
V
OH
I
IL
I
IH
I
IL - ISP
I
IL - PU
I
OS
1
I
CC
2, 4
表2-0007 / 2128VE
1.一个输出的时间为一秒的最大持续时间。 V
OUT
= 0.5V被选择，以避免测试
问题由测试地面下降。特征值，未经100 ％测试。
2.使用8个16位计数器测量。
3.典型值是在V
CC
= 3.3V和T
A
= 25°C.
4.我最大
CC
广泛地使用特定的设备配置和操作频率而变化。请参阅功耗
莱迪思半导体公司数据手册的这个数据表和热管理部分或CD - ROM来第
估计我最大
CC
.
4
特定网络阳离子
可编程逻辑器件2128VE
外部时序参数
在推荐工作条件
参数
TEST
电导率。
A
A
A
–
–
–
A
–
–
A
–
A
–
B
C
B
C
–
–
3
#
1
2
3
4
5
6
7
8
9
描述
1
-250
–
–
250
1
tsu2 + tco1
-180
–
–
180
125
200
3.5
–
5.0
7.5
–
–
–
–
–
–
–
–
分钟。马克斯。分钟。马克斯。
4.0
6.0
–
–
–
–
3.0
–
–
3.7
–
6.0
–
6.0
6.0
4.0
4.0
–
–
单位
ns
ns
兆赫
兆赫
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
t
pd1
t
pd2
f
最大
f
MAX（分机）
f
MAX（ TOG ）。
t
su1
t
co1
t
h1
t
su2
t
co2
t
h2
t
r1
t
rw1
t
ptoeen
t
ptoedis
t
goeen
t
goedis
t
wh
t
wl
数据传输延迟， 4PT绕道， ORP绕道
数据传输延迟
时钟频率与内部反馈
时钟频率最高。切换
GLB注册。时钟， 4 PT绕道前建立时间
GLB注册。时钟到输出延迟， ORP绕道
GLB注册。钟后保持时间， 4 PT绕道
GLB注册。建立时间之前时钟
2
时钟频率与外部反馈
(
)
158
277
2.5
–
0.0
3.3
–
0.0
–
3.5
–
–
–
–
1.8
1.8
10 GLB注册。时钟到输出延迟
11 GLB注册。钟后保持时间
12分机。复位引脚输出延迟， ORP绕道
13分机。复位脉冲持续时间
14输入到输出使能
15输入到输出禁止
16全球OE输出使能
17全球OE输出禁止
18外部同步时钟脉冲持续时间，高
19外部同步时钟脉冲持续时间，低
1.除非另有说明，所有参数采用四， 20 PTXOR路径， ORP和Y0时钟的GRP负荷。
2.标准的16位计数器使用GRP反馈。
3.给定切换测试条件部分。
5
使用2128VE - 2
50
FOR NEW DES
IGNS
3.5
0.0
4.5
–
–
–
–
–
–
2.5
2.5
0.0
4.0
4.5
7.0
10.0
10.0
5.0
5.0
–
–
表2-0030A / 2128VE
v.1.0
QQ：2880707522 复制
