可编程逻辑器件2096E
在系统可编程
超快高密度PLD
特点
超快高密度的系统内
可编程逻辑
- 4000 PLD门
- 96 I / O引脚，六个专用输入
- 96寄存器
- 高速全球互联
- 宽输入选通高速计数器，国家
机，地址解码器等
- 小逻辑块大小为随机逻辑
- 100 ％的功能/ JEDEC向上兼容
可编程逻辑器件2096设备
高性能ê
2
CMOS
技术
—
f
最大
= 180 MHz的最高工作频率
—
t
pd
= 5.0 ns的传播延迟
TTL兼容的输入和输出
- 5V可编程逻辑核心
- ispJTAG 系统内可编程通过IEEE 1149.1
（JTAG）的测试访问端口
- 用户可选择3.3V或5V的I / O支持混色器
配电系统
- PCI兼容输出
- 漏极开路输出选项
- 电可擦除和可重复编程
- 非易失性
- 未使用的产品长期关机节省电源
可编程逻辑器件提供了以下新增功能
- 提高生产良率，减少时间用于─
市场和提高产品质量
- 重新编程锡焊设备进行快速原型
提供使用和快速的系统的易用性
可编程逻辑器件速度与密度和灵活性
现场可编程门阵列
- 完整的可编程器件可以结合胶
逻辑和结构化设计
- 增强的引脚锁定功能
- 三个专用时钟输入引脚
- 同步和异步时钟
- 可编程的输出压摆率控制，以
最大限度地降低开关噪声
- 灵活的引脚布局
- 优化的全球路由池提供全球
互联
ispDesignEXPERT - 逻辑编译器和COM-
完整的ISP器件设计系统免受高密度脂蛋白
合成THROUGH在系统编程
- 业绩卓越的品质
- 紧密集成了领先的CAE供应商工具
- 提高生产率的时序分析，探索
工具，时序仿真和ispANALYZER
- PC和UNIX平台
功能框图
输出布线区（ ORP ）
输出布线区（ ORP ）
C7
A0
C6
C5
C4
C3
C2
C1
C0
B7
输出布线区（ ORP ）
Q
A1
A2
GLB
逻辑
ARRAY
Q
B6
Q
全球路由池
（ GRP ）
B5
Q
A3
A4
A5
A6
A7
B0
B1
B2
B3
B4
输出布线区（ ORP ）
输出布线区（ ORP ）
0919/2096E
描述
所述可编程逻辑器件2096E是一个高密度可编程逻辑
装置。该器件包含96寄存器， 96万能
I / O引脚， 6专用输入引脚，三个专用时钟
输入引脚，两个专用的全球OE输入引脚和一个
全球路由池（ GRP ） 。玻璃钢提供了完整的
所有这些元件之间互连。该
可编程逻辑器件2096E配备5V在系统可编程
而在系统诊断功能。在系统可编程逻辑器件2096E
提供了所有逻辑非易失性可重编程，以及
作为互连，以提供真正的可重构系
TEMS 。
逻辑的可编程逻辑器件2096E设备上的基本单位是
通用逻辑块（ GLB ） 。该GLBs标记A0，A1
.. C7的（参见图1） 。共有在24 GLBs是
可编程逻辑器件2096E设备。每个GLB是由四个
宏单元。每个GLB有18个输入，一个可编程
与/或/异或阵列，和四个输出从而可以
被配置为要么组合或
registered.Inputs到GLB来自GRP和
专用输入。所有的GLB的输出被带回
入的GRP使得它们可以连接到输入端
的任何GLB设备上。
该器件还具有96 I / O单元，其每一个是直接
连接到I / O引脚。每个I / O单元可单独
编程是一个组合的输入，输出或双向
双向I / O引脚具有三态控制。的信号电平
是TTL兼容电压和输出驱动器可以
源4 mA或下沉8毫安。每个输出可以亲
独立编程的快或慢的输出压摆率
最大限度地减少整体输出开关噪声。通过连接
版权所有1998莱迪思半导体公司的所有品牌或产品名称均为其各自所有者的注册商标。此处的规格和信息如有
更改，恕不另行通知。
莱迪思半导体股份有限公司， 5555东北摩尔的Ct 。 ，俄勒冈州希尔斯伯勒97124 ， USA
电话： （ 503 ） 268-8000 ; 1-800- LATTICE ;传真（ 503 ） 268-8556 ; http://www.latticesemi.com
1998年11月
2096e_03
1
输出布线区（ ORP ）
特定网络阳离子
可编程逻辑器件2096E
功能框图
图1.系统可编程逻辑器件2096E功能框图
GOE 0
GOE 1
I / O 95
I / O 94
I / O 93
I / O 92
I / O 91
I / O 90
I / O 89
I / O 88
I / O 87
I / O 86
I / O 85
I / O 84
I / O 83
I / O 82
I / O 81
I / O 80
I / O 79
I / O 78
I / O 77
I / O 76
I / O 75
I / O 74
I / O 73
I / O 72
I / O 71
I / O 70
I / O 69
I / O 68
I / O 67
I / O 66
I / O 65
I / O 64
在5
在4
输入总线
输入总线
输出布线区（ ORP ）
Megablock
通用逻辑
块（ GLBs ）
C7
输出布线区（ ORP ）
C6
C5
C4
C3
C2
C1
C0
输出布线区（ ORP ）
输入总线
I / O 8
I / O 9
I / O 10
I / O 11
I / O 12
I / O 13
I / O 14
I / O 15
TDI / IN 0
TMS / IN 1
输入总线
I / O 4
I / O 5
I / O 6
I / O 7
A1
A2
全球
路由
池
（ GRP ）
输出布线区（ ORP ）
I / O 0
I / O 1
I / O 2
I / O 3
A0
B7
I / O 63
I / O 62
I / O 61
I / O 60
I / O 59
I / O 58
I / O 57
I / O 56
I / O 55
I / O 54
I / O 53
I / O 52
I / O 51
I / O 50
I / O 49
I / O 48
B6
B5
A3
B4
A4
A5
A6
A7
B0
B1
B2
B3
TDO
RESET
BSCAN
输出布线区（ ORP ）
输入总线
输出布线区（ ORP ）
输入总线
CLK 0
CLK 1
CLK 2
I / O 44
I / O 45
I / O 46
I / O 47
IN 2
TCK / IN 3
I / O 36
I / O 37
I / O 38
I / O 39
I / O 16
I / O 17
I / O 18
I / O 19
I / O 20
I / O 21
I / O 22
I / O 23
I / O 24
I / O 25
I / O 26
I / O 27
I / O 28
I / O 29
I / O 30
I / O 31
I / O 32
I / O 33
I / O 34
I / O 35
I / O 40
I / O 41
I / O 42
I / O 43
0917/2096E
在VCCIO引脚共同5V或3.3V电源供电，
I / O的输出电平可以被匹配到5V或3.3V相容
IBLE电压。当连接到5V电源供电， I / O
引脚提供了PCI兼容输出驱动器。
八GLBs ， 32个I / O单元，两个专用输入和两个
ORPS被连接在一起，使Megablock （见
图1）。八个GLBs的输出端被连接
由两个ORPS一套32通用I / O单元。每
可编程逻辑器件2096E装置包含三个Megablocks 。
玻璃钢具有作为其输入，从所有的输出
GLBs和所有的来自双向I / O单元的输入端。
所有这些信号被提供给的所述输入端
GLBs 。通过GRP有所延误扳平
尽量减少时序偏差。
在系统可编程逻辑器件2096E设备的时钟都使用选定
专用时钟引脚。三个专用时钟引脚（ Y0，Y1，
Y2）或异步时钟可以在GLB选择
的基础。异步或乘积项时钟可
在任何GLB为自己的时钟产生。
可编程的漏极开路输出
除了标准的输出结构，所述
在系统可编程逻辑器件2096E的输出单独编程来
可燃的，无论是作为一个标准推拉输出或
漏极开路输出。图腾柱输出驱动
指定的VOH和VOL电平，而开漏
输出驱动器只能在指定的卷。上的VOH电平
开漏输出取决于外部负载和
拉。该输出配置由一个亲控制
可编程熔丝。默认配置时
设备是在批量擦除状态是图腾柱结构。
漏极开路/图腾柱的选择是通过选择
该ispDesignEXPERT软件工具。
2
Y0
Y1
Y2
特定网络阳离子
可编程逻辑器件2096E
绝对最大额定值
1
电源电压V
cc
.................................. -0.5至+ 7.0V
输入电压应用........................ -2.5到V
CC
+1.0V
断态输出电压的应用..... -2.5到V
CC
+1.0V
存储温度................................ -65 ℃150℃
情况下的温度。与电源应用.............. -55 125°C
马克斯。结温。 （T
J
）与电源应用... 150℃
1.条件超过了上述“绝对最大额定值”，可能对器件造成永久性损坏。实用
该器件在这些或高于任何其他条件本规范的业务部门所标明的操作
是不是暗示（编程时，遵循编程规范） 。
DC推荐工作条件
符号
参数
电源电压：逻辑核心，输入缓冲器
电源电压：输出驱动器
输入低电压
输入高电压
5V
3.3V
T
A
= 0 ° C至+ 70°C
分钟。
4.75
4.75
3.0
0
2.0
马克斯。
5.25
5.25
3.6
0.8
V
cc
+1
单位
V
V
V
V
V
表2-0005 / 2096E
V
CC
V
CCIO
V
IL
V
IH
电容（T
A
= 25 ° C，F = 1.0兆赫）
符号
参数
专用的输入电容
I / O容量
时钟电容
典型值
8
8
10
单位
pf
pf
pf
测试条件
V
CC
= 5.0V, V
IN
= 2.0V
V
CC
= 5.0V, V
I / O
= 2.0V
V
CC
= 5.0V, V
Y
= 2.0V
表2-0006 / 2096E
C
1
C
2
C
3
擦除/重新编程规范
参数
擦除/重写数
最低
10,000
最大
–
单位
周期
表2-0008 / 2096E
3
特定网络阳离子
可编程逻辑器件2096E
外部时序参数
在推荐工作条件
参数
TEST
2
4
#
电导率。
A
A
A
–
–
–
A
–
–
–
–
A
–
B
C
B
C
–
–
描述
1
-180
–
–
180
1
-135
–
–
135
100
143
5.0
–
0.0
6.0
–
0.0
–
5.0
–
–
–
–
3.5
3.5
7.5
10.0
–
–
–
–
4.0
–
–
4.5
–
10.0
–
12.0
12.0
7.0
7.0
–
–
–
–
-100
10.0
13.0
–
–
–
–
5.0
–
–
6.0
–
13.5
–
15.0
15.0
9.0
9.0
–
–
分钟。马克斯。分钟。马克斯。分钟。马克斯。
5.0
7.5
–
–
–
–
3.0
–
–
3.5
–
7.0
–
10.0
10.0
5.0
5.0
–
–
单位
ns
ns
兆赫
兆赫
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
t
pd1
t
pd2
f
最大
f
MAX（分机）
f
MAX（ TOG ）。
t
su1
t
co1
t
h1
t
su2
t
co2
t
h2
t
r1
t
rw1
t
ptoeen
t
ptoedis
t
goeen
t
goedis
t
wh
t
wl
1.
2.
3.
4.
1数据传播延迟， 4PT绕道， ORP绕道
2数据传播延迟
3的Clk频率与内部反馈
3
4的Clk频率与外部反馈
(
tsu2 + tco1
)
5 CLK频率最高。切换
6 Clk时前GLB注册设置时间， 4 PT绕道
7 GLB注册CLK到输出延迟， ORP绕道
8 GLB寄存器保持时间CLK， 4 PT绕道后
9 GLB寄存器设置时间之前的Clk
10 GLB注册CLK到输出延迟
11 GLB寄存器保持时间后的Clk
12外部复位引脚输出延迟
13外部复位脉冲宽度
14输入到输出使能
15输入到输出禁止
16全球OE输出使能
17全球OE输出禁止
18外部同步Clk时脉冲持续时间，高
19外部同步Clk时脉冲持续时间，低
100
77
100
6.5
–
0.0
8.0
–
0.0
–
6.5
–
–
–
–
5.0
5.0
125
200
4.0
–
0.0
5.0
–
0.0
–
4.0
–
–
–
–
2.5
2.5
除非另有说明，所有参数均采用四GLBs一个GRP负载， 20 PTXOR路径， ORP和Y0时钟。
请参阅时序模型在此数据表的进一步细节。
标准的16位计数器使用GRP反馈。
参考切换测试条件部分。
表2-0030A / 2096E
5
可编程逻辑器件2096E
在系统可编程
超快高密度PLD
特点
超快高密度的系统内
可编程逻辑
- 4000 PLD门
- 96 I / O引脚，六个专用输入
- 96寄存器
- 高速全球互联
- 宽输入选通高速计数器，国家
机，地址解码器等
- 小逻辑块大小为随机逻辑
- 100 ％的功能/ JEDEC向上兼容
可编程逻辑器件2096设备
高性能ê
2
CMOS
技术
—
f
最大
= 180 MHz的最高工作频率
—
t
pd
= 5.0 ns的传播延迟
TTL兼容的输入和输出
- 5V可编程逻辑核心
- ispJTAG 系统内可编程通过IEEE 1149.1
（JTAG）的测试访问端口
- 用户可选择3.3V或5V的I / O支持混色器
配电系统
- PCI兼容输出
- 漏极开路输出选项
- 电可擦除和可重复编程
- 非易失性
- 未使用的产品长期关机节省电源
可编程逻辑器件提供了以下新增功能
- 提高生产良率，减少时间用于─
市场和提高产品质量
- 重新编程锡焊设备进行快速原型
提供使用和快速的系统的易用性
可编程逻辑器件速度与密度和灵活性
现场可编程门阵列
- 完整的可编程器件可以结合胶
逻辑和结构化设计
- 增强的引脚锁定功能
- 三个专用时钟输入引脚
- 同步和异步时钟
- 可编程的输出压摆率控制，以
最大限度地降低开关噪声
- 灵活的引脚布局
- 优化的全球路由池提供全球
互联
功能框图
输出布线区（ ORP ）
输出布线区（ ORP ）
C7
A0
C6
C5
C4
C3
C2
C1
C0
B7
输出布线区（ ORP ）
Q
A1
A2
GLB
逻辑
ARRAY
Q
B6
Q
全球路由池
（ GRP ）
B5
Q
A3
A4
A5
A6
A7
B0
B1
B2
B3
B4
输出布线区（ ORP ）
输出布线区（ ORP ）
0919/2096E
描述
所述可编程逻辑器件2096E是一个高密度可编程逻辑
装置。该器件包含96寄存器， 96万能
I / O引脚， 6专用输入引脚，三个专用时钟
输入引脚，两个专用的全球OE输入引脚和一个
全球路由池（ GRP ） 。玻璃钢提供了完整的
所有这些元件之间互连。该
可编程逻辑器件2096E配备5V在系统可编程
而在系统诊断功能。在系统可编程逻辑器件2096E
提供了所有逻辑非易失性可重编程，以及
作为互连，以提供真正的可重构系
TEMS 。
逻辑的可编程逻辑器件2096E设备上的基本单位是
通用逻辑块（ GLB ） 。该GLBs标记A0，A1
.. C7的（参见图1） 。共有在24 GLBs是
可编程逻辑器件2096E设备。每个GLB是由四个
宏单元。每个GLB有18个输入，一个可编程
与/或/异或阵列，和四个输出从而可以
被配置为要么组合或
registered.Inputs到GLB来自GRP和
专用输入。所有的GLB的输出被带回
入的GRP使得它们可以连接到输入端
的任何GLB设备上。
该器件还具有96 I / O单元，其每一个是直接
连接到I / O引脚。每个I / O单元可单独
编程是一个组合的输入，输出或双向
双向I / O引脚具有三态控制。的信号电平
是TTL兼容电压和输出驱动器可以
源4 mA或下沉8毫安。每个输出可以亲
独立编程的快或慢的输出压摆率
最大限度地减少整体输出开关噪声。通过连接
2002莱迪思半导体公司的所有品牌或产品名称均为其各自所有者的注册商标。此处的规格和信息如有
更改，恕不另行通知。
莱迪思半导体股份有限公司， 5555东北摩尔的Ct 。 ，俄勒冈州希尔斯伯勒97124 ， USA
电话： （ 503 ） 268-8000 ; 1-800- LATTICE ;传真（ 503 ） 268-8556 ; http://www.latticesemi.com
2002年1月
2096e_04
1
输出布线区（ ORP ）
特定网络阳离子
可编程逻辑器件2096E
功能框图
图1.系统可编程逻辑器件2096E功能框图
GOE 0
GOE 1
I / O 95
I / O 94
I / O 93
I / O 92
I / O 91
I / O 90
I / O 89
I / O 88
I / O 87
I / O 86
I / O 85
I / O 84
I / O 83
I / O 82
I / O 81
I / O 80
I / O 79
I / O 78
I / O 77
I / O 76
I / O 75
I / O 74
I / O 73
I / O 72
I / O 71
I / O 70
I / O 69
I / O 68
I / O 67
I / O 66
I / O 65
I / O 64
在5
在4
输入总线
输入总线
输出布线区（ ORP ）
Megablock
通用逻辑
块（ GLBs ）
C7
输出布线区（ ORP ）
C6
C5
C4
C3
C2
C1
C0
输出布线区（ ORP ）
输入总线
I / O 8
I / O 9
I / O 10
I / O 11
I / O 12
I / O 13
I / O 14
I / O 15
TDI / IN 0
TMS / IN 1
输入总线
I / O 4
I / O 5
I / O 6
I / O 7
A1
A2
全球
路由
池
（ GRP ）
输出布线区（ ORP ）
I / O 0
I / O 1
I / O 2
I / O 3
A0
B7
I / O 63
I / O 62
I / O 61
I / O 60
I / O 59
I / O 58
I / O 57
I / O 56
I / O 55
I / O 54
I / O 53
I / O 52
I / O 51
I / O 50
I / O 49
I / O 48
B6
B5
A3
B4
A4
A5
A6
A7
B0
B1
B2
B3
TDO
RESET
BSCAN
输出布线区（ ORP ）
输入总线
输出布线区（ ORP ）
输入总线
CLK 0
CLK 1
CLK 2
I / O 44
I / O 45
I / O 46
I / O 47
I / O 36
I / O 37
I / O 38
I / O 39
I / O 16
I / O 17
I / O 18
I / O 19
I / O 20
I / O 21
I / O 22
I / O 23
I / O 24
I / O 25
I / O 26
I / O 27
I / O 28
I / O 29
I / O 30
I / O 31
IN 2
TCK / IN 3
I / O 32
I / O 33
I / O 34
I / O 35
I / O 40
I / O 41
I / O 42
I / O 43
0917/2096E
在VCCIO引脚共同5V或3.3V电源供电，
I / O的输出电平可以被匹配到5V或3.3V相容
IBLE电压。当连接到5V电源供电， I / O
引脚提供了PCI兼容输出驱动器。
八GLBs ， 32个I / O单元，两个专用输入和两个
ORPS被连接在一起，使Megablock （见
图1）。八个GLBs的输出端被连接
由两个ORPS一套32通用I / O单元。每
可编程逻辑器件2096E装置包含三个Megablocks 。
玻璃钢具有作为其输入，从所有的输出
GLBs和所有的来自双向I / O单元的输入端。
所有这些信号被提供给的所述输入端
GLBs 。通过GRP有所延误扳平
尽量减少时序偏差。
在系统可编程逻辑器件2096E设备的时钟都使用选定
专用时钟引脚。三个专用时钟引脚（ Y0，Y1，
Y2）或异步时钟可以在GLB选择
的基础。异步或乘积项时钟可
在任何GLB为自己的时钟产生。
可编程的漏极开路输出
除了标准的输出结构，所述
在系统可编程逻辑器件2096E的输出单独编程来
可燃的，无论是作为一个标准推拉输出或
漏极开路输出。图腾柱输出驱动
指定的VOH和VOL电平，而开漏
输出驱动器只能在指定的卷。上的VOH电平
开漏输出取决于外部负载和
拉。该输出配置由一个亲控制
可编程熔丝。默认配置时
设备是在批量擦除状态是图腾柱结构。
漏极开路/图腾柱的选择是通过选择
莱迪思的软件工具。
2
Y0
Y1
Y2
特定网络阳离子
可编程逻辑器件2096E
绝对最大额定值
1
电源电压V
cc
.................................. -0.5至+ 7.0V
输入电压应用........................ -2.5到V
CC
+1.0V
断态输出电压的应用..... -2.5到V
CC
+1.0V
存储温度................................ -65 ℃150℃
情况下的温度。与电源应用.............. -55 125°C
马克斯。结温。 （T
J
）与电源应用... 150℃
1.条件超过了上述“绝对最大额定值”，可能对器件造成永久性损坏。实用
该器件在这些或高于任何其他条件本规范的业务部门所标明的操作
是不是暗示（编程时，遵循编程规范） 。
DC推荐工作条件
符号
参数
电源电压：逻辑核心，输入缓冲器
电源电压：输出驱动器
输入低电压
输入高电压
5V
3.3V
T
A
= 0 ° C至+ 70°C
分钟。
4.75
4.75
3.0
0
2.0
马克斯。
5.25
5.25
3.6
0.8
V
cc
+1
单位
V
V
V
V
V
表2-0005 / 2096E
V
CC
V
CCIO
V
IL
V
IH
电容（T
A
= 25 ° C，F = 1.0兆赫）
符号
参数
专用的输入电容
I / O容量
时钟电容
典型值
8
8
10
单位
pf
pf
pf
测试条件
V
CC
= 5.0V, V
IN
= 2.0V
V
CC
= 5.0V, V
I / O
= 2.0V
V
CC
= 5.0V, V
Y
= 2.0V
表2-0006 / 2096E
C
1
C
2
C
3
擦除/重新编程规范
参数
擦除/重写数
最低
10,000
最大
–
单位
周期
表2-0008 / 2096E
3
特定网络阳离子
可编程逻辑器件2096E
外部时序参数
在推荐工作条件
参数
TEST
2
4
#
电导率。
A
A
A
–
–
–
A
–
–
–
–
A
–
B
C
B
C
–
–
描述
1
-180
–
–
180
1
-135
–
–
135
100
143
5.0
–
0.0
6.0
–
0.0
–
5.0
–
–
–
–
3.5
3.5
7.5
10.0
–
–
–
–
4.0
–
–
4.5
–
10.0
–
12.0
12.0
7.0
7.0
–
–
–
–
-100
10.0
13.0
–
–
–
–
5.0
–
–
6.0
–
13.5
–
15.0
15.0
9.0
9.0
–
–
分钟。马克斯。分钟。马克斯。分钟。马克斯。
5.0
7.5
–
–
–
–
3.0
–
–
3.5
–
7.0
–
10.0
10.0
5.0
5.0
–
–
单位
ns
ns
兆赫
兆赫
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
t
pd1
t
pd2
f
最大
f
MAX（分机）
f
MAX（ TOG ）。
t
su1
t
co1
t
h1
t
su2
t
co2
t
h2
t
r1
t
rw1
t
ptoeen
t
ptoedis
t
goeen
t
goedis
t
wh
t
wl
1.
2.
3.
4.
1数据传播延迟， 4PT绕道， ORP绕道
2数据传播延迟
3的Clk频率与内部反馈
3
4的Clk频率与外部反馈
(
tsu2 + tco1
)
5 CLK频率最高。切换
6 Clk时前GLB注册设置时间， 4 PT绕道
7 GLB注册CLK到输出延迟， ORP绕道
8 GLB寄存器保持时间CLK， 4 PT绕道后
9 GLB寄存器设置时间之前的Clk
10 GLB注册CLK到输出延迟
11 GLB寄存器保持时间后的Clk
12外部复位引脚输出延迟
13外部复位脉冲宽度
14输入到输出使能
15输入到输出禁止
16全球OE输出使能
17全球OE输出禁止
18外部同步Clk时脉冲持续时间，高
19外部同步Clk时脉冲持续时间，低
100
77
100
6.5
–
0.0
8.0
–
0.0
–
6.5
–
–
–
–
5.0
5.0
125
200
4.0
–
0.0
5.0
–
0.0
–
4.0
–
–
–
–
2.5
2.5
除非另有说明，所有参数均采用四GLBs一个GRP负载， 20 PTXOR路径， ORP和Y0时钟。
请参阅时序模型在此数据表的进一步细节。
标准的16位计数器使用GRP反馈。
参考切换测试条件部分。
表2-0030A / 2096E
5
QQ：2880707522 复制
