铅
免费
包
选项
可用！
可编程逻辑器件2032VE
3.3V在系统可编程
高密度超快 PLD
功能框图
特点
超快高密度的系统内
可编程逻辑
- 1000 PLD门
- 32个I / O引脚，两个专用输入
- 32个寄存器
- 高速全球互联
- 宽输入选通高速计数器，国家
机，地址解码器等
- 小逻辑块大小为随机逻辑
- 100 ％的功能， JEDEC和引脚兼容
用可编程逻辑器件2032V的设备
3.3V低电压2032架构
- 接口与标准5V TTL器件
高性能ê
2
CMOS
技术
—
f
最大
= 300 MHz的最高工作频率
—
t
pd
= 3.0 ns的传播延迟
- 电可擦除和可重复编程
- 非易失性
- 100％测试在制造时
- 未使用的产品长期关机节省电源
在系统可编程
使用3.3V在系统可编程边界 -
扫描测试访问端口（ TAP ）
- 漏极开路输出选件的灵活的总线接口
能力，允许轻松实现
线或或总线仲裁逻辑
- 提高生产良率，减少时间用于─
市场和提高产品质量
- 重新编程锡焊设备进行快速原型
100 ％的IEEE 1149.1边界扫描可测试
使用和便于快速的系统运行速度
其密度和灵活性的FPGA可编程逻辑器件
- 增强的引脚锁定功能
- 三个专用时钟输入引脚
- 同步和异步时钟
- 可编程的输出压摆率控制
- 灵活的引脚布局
- 优化的全球路由池提供全球
互联
无铅封装选项
A0
输出布线区（ ORP ）
输入总线
A2
GLB
逻辑
ARRAY
Q
Q
A5
Q
A3
A4
0139Bisp/2000
描述
所述可编程逻辑器件2032VE是一个高密度可编程
可以在3.3V和5V用于逻辑器件
系统。该器件包含32个寄存器， 32万能
I / O引脚，两个专用输入引脚，三个专用
时钟输入引脚，一个专用的全球OE引脚的输入
全球路由池（ GRP ） 。玻璃钢提供
所有这些元素之间的完全互连。
在系统可编程逻辑器件2032VE功能在系统可编程
通过边界扫描测试访问端口（ TAP）和
100％ IEEE 1149.1边界扫描测试。该
可编程逻辑器件2032VE提供非易失性可重编程
的逻辑，以及互连，以提供真正的
可重构系统。
逻辑的可编程逻辑器件2032VE设备上的基本单位是
通用逻辑块（ GLB ） 。该GLBs标记A0，A1
.. A7 （参见图1） 。共有8 GLBs的是
可编程逻辑器件2032VE设备。每个GLB是由四个
宏单元。每个GLB有18个输入，一个可编程
与/或/异或阵列，和四个输出从而可以
被配置为任一组合或注册。
投入到GLB来自GRP和专用
输入。所有的GLB的输出被带回了
GRP使得它们可以连接到任何输入
GLB设备上。
2006莱迪思半导体公司的所有品牌或产品名称均为其各自所有者的注册商标。此处的规格和信息如有
更改，恕不另行通知。
莱迪思半导体股份有限公司， 5555东北摩尔的Ct 。 ，俄勒冈州希尔斯伯勒97124 ， USA
电话： （ 503 ） 268-8000 ; 1-800- LATTICE ;传真（ 503 ） 268-8556 ; http://www.latticesemi.com
2006年8月
2032ve_11
1
输入总线
A1
Q
A6
输出布线区（ ORP ）
全球路由池
（ GRP ）
A7
特定网络阳离子
可编程逻辑器件2032VE
功能框图
图1.系统可编程逻辑器件2032VE功能框图
GOE 0
输出布线区（ ORP ）
输出布线区（ ORP ）
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
I / O 8
I / O 9
I / O 10
I / O 11
I / O 12
I / O 13
I / O 14
I / O 15
TDI / IN 0
TDO / IN 1
A0
A7
I / O 31
I / O 30
I / O 29
I / O 28
I / O 27
I / O 26
I / O 25
I / O 24
I / O 23
I / O 22
I / O 21
I / O 20
I / O 19
I / O 18
I / O 17
I / O 16
A1
输入总线
A2
A5
A3
A4
TMS / NC
BSCAN
注： * Y1和RESET复用相同的引脚
Y0
Y1*
TCK/Y2
0139B/2032VE
该器件还具有32个I / O单元，其每一个是直接
连接到I / O引脚。每个I / O单元可单独
编程是一个组合的输入，输出或双向
双向I / O引脚具有三态控制。的信号电平
是TTL兼容电压和输出驱动器可以
源4 mA或下沉8毫安。每个输出可以亲
独立编程的快或慢的输出压摆率
最大限度地减少整体输出开关噪声。器件引脚
可以安全地驱动到5伏的信号电平，以支持
混合电压系统。
八GLBs ， 32个I / O单元，两个专用输入和两个
ORPS被连接在一起，使Megablock （见
图1）。八个GLBs的输出端被连接
由ORPS一套32通用I / O单元。每
可编程逻辑器件2032VE器件包含一个Megablock 。
玻璃钢具有作为其输入来自所有GLBs的输出
和所有的来自双向I / O单元的输入端。所有
这些信号被提供给的所述输入端
GLBs 。通过GRP有所延误扳平
尽量减少时序偏差。
在系统可编程逻辑器件2032VE器件的时钟都选择使用
专用时钟管脚。三个专用时钟引脚（ Y0 ，
Y1，Y2 ）或异步时钟可以在一个被选择
GLB基础。异步或乘积项时钟
可以在任意GLB生成用于其自己的时钟。
可编程的漏极开路输出
除了标准的输出结构，所述
在系统可编程逻辑器件2032VE的输出单独编程来
可燃的，无论是作为一个标准推拉输出或
漏极开路输出。图腾柱输出驱动
指定的VOH和VOL电平，而开漏
输出驱动器只能在指定的卷。上的VOH电平
开漏输出取决于外部负载和
拉。该输出配置由一个亲控制
可编程熔丝。默认配置时
设备在批量擦除状态是图腾柱组态
口粮。漏极开路/图腾柱的选择是选择
通过莱迪思设计工具。
2
CLK 0
CLK 1
CLK 2
通用逻辑
块（ GLBs ）
输入总线
全球路由池
（ GRP ）
A6
特定网络阳离子
可编程逻辑器件2032VE
绝对最大额定值
1
电源电压V
cc
.................................. -0.5至+ 5.4V
输入电压应用............................... -0.5至+ 5.6V
断态输出电压的应用............ -0.5 + 5.6V
存储温度.............................. -65到+ 150°C
情况下的温度。与电源应用.............. -55 125°C
马克斯。结温。 （T
J
）与电源应用... 150℃
1.条件超过了上述“绝对最大额定值”，可能对器件造成永久性损坏。实用
该器件在这些或高于任何其他条件本规范的业务部门所标明的操作
是不是暗示（编程时，遵循编程规范） 。
DC推荐工作条件
符号
参数
电源电压
输入低电压
输入高电压
广告
产业
T
A
= 0 ° C至+ 70°C
T
A
= -40 ° C至+ 85°C
分钟。
3.0
3.0
V
SS
– 0.5
2.0
马克斯。
3.6
3.6
0.8
5.25
单位
V
V
V
V
V
CC
V
IL
V
IH
表2-0005 / 2032VE
电容（T
A
= 25 ° C，F = 1.0兆赫）
符号
参数
专用的输入电容
I / O容量
时钟电容
典型
8
6
10
单位
pf
pf
pf
测试条件
V
CC
= 3.3V, V
IN
= 0.0V
V
CC
= 3.3V, V
I / O
= 0.0V
V
CC
= 3.3V, V
Y
= 0.0V
表2-0006 / 2032VE
C
1
C
2
C
3
擦除重新编程特定网络阳离子
参数
擦除/重写数
最低
10,000
最大
–
单位
周期
表2-0008A / 2032VE
3
特定网络阳离子
可编程逻辑器件2032VE
开关测试条件
输入脉冲电平
输入上升和下降时间
10 ％至90％
输入定时基准水平
输出时序参考电平
输出负载
三态水平的测量0.5V
稳态有效电平。
GND到3.0V
≤
1.5纳秒
1.5V
1.5V
见图2
表2-0003 / 2032VE
图2.测试负载
+ 3.3V
R1
设备
产量
R2
CL
*
TEST
点
输出负载条件下（见图2）
测试条件
A
B
高电平有效
低电平有效
高电平到Z
at
V
OH
-0.5V
低电平到Z
at
V
OL
+0.5V
R1
316Ω
R2
348Ω
348Ω
348Ω
348Ω
348Ω
CL
35pF
35pF
35pF
5pF
5pF
*
CL包括测试夹具和探头电容。
0213A/2032VE
∞
316Ω
∞
316Ω
C
表2-0004A / 2032VE
DC电气特性
在推荐工作条件
符号
参数
输出低电压
输出高电压
输入或I / O低漏电流
输入或I / O的高漏电
BSCAN
输入低漏电流
I / O主动上拉电流
输出短路电流
工作电源电流
条件
I
OL
= 8毫安
I
OH
= -4毫安
0V
≤
V
IN
≤
V
IL
（ MAX 。 ）
(V
CC
- 0.2)V
≤
V
≤
V
CC
IN
V
CC
≤
V
IN
≤
5.25V
0V
≤
V
IN
≤
V
IL
0V
≤
V
IN
≤
V
IL
V
CC
= 3.3V, V
OUT
= 0.5V
V
IL
= 0.0V, V
IH
= 3.0V -300/-225
f
时钟
= 1MHz的
OTHERS
分钟。
–
2.4
–
–
–
–
–
–
–
–
典型值。
–
–
–
–
–
–
–
–
80
65
3
MAX 。单位
0.4
–
-10
10
10
-150
-150
-100
–
–
V
V
μA
μA
μA
μA
μA
mA
mA
mA
V
OL
V
OH
I
IL
I
IH
I
IL - ISP
I
IL - PU
I
OS
1
I
CC
2, 4, 5
1.一个输出的时间为一秒的最大持续时间。 V
OUT
= 0.5V选择，以避免测试问题
通过测试地面下降。特征值，未经100 ％测试。
2.用两个16位计数器测定。
3.典型值是在V
CC
= 3.3V和T = 25 ℃。
A
4.我最大
CC
广泛地使用特定的设备配置和操作频率而变化。请参考功耗部分
莱迪思半导体公司数据手册的这个数据表和热管理部分或CD -ROM的估算
我最大
CC
.
5.未使用的输入在V
IL
= 0V.
表2-0007 / 2032VE
4
特定网络阳离子
可编程逻辑器件2032VE
外部时序参数
在推荐工作条件
参数
TEST
电导率。
A
A
A
–
–
–
A
–
–
A
–
A
–
B
C
B
C
–
–
3
#
1
2
3
4
5
6
7
8
9
描述
1
-300
–
–
300
1
-225
–
–
225
154
250
2.5
–
4.0
6.0
–
–
–
–
–
–
–
–
分钟。马克斯。分钟。马克斯。
3.0
4.5
–
–
–
–
2.0
–
–
2.5
–
4.5
–
5.0
5.0
3.0
3.0
–
–
单位
ns
ns
兆赫
兆赫
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
t
pd1
t
pd2
f
最大
f
MAX（分机）
f
MAX（ TOG ）。
t
su1
t
co1
t
h1
t
su2
t
co2
t
h2
t
r1
t
rw1
t
ptoeen
t
ptoedis
t
goeen
t
goedis
t
wh
t
wl
数据传输延迟， 4PT绕道， ORP绕道
数据传输延迟
时钟频率与内部反馈
2
时钟频率与外部反馈
(
tsu2 + tco1
)
时钟频率最高。切换
GLB注册。时钟， 4 PT绕道前建立时间
GLB注册。时钟到输出延迟， ORP绕道
GLB注册。钟后保持时间， 4 PT绕道
GLB注册。建立时间之前时钟
208
333
2.0
–
0.0
2.8
–
0.0
–
3.0
–
–
–
–
1.5
1.5
10 GLB注册。时钟到输出延迟
11 GLB注册。钟后保持时间
12分机。复位引脚输出延迟， ORP绕道
13分机。复位脉冲持续时间
14输入到输出使能
15输入到输出禁止
16全球OE输出使能
17全球OE输出禁止
18外部同步时钟脉冲持续时间，高
19外部同步时钟脉冲持续时间，低
1.除非另有说明，所有参数使用4 ， 20 PTXOR路径， ORP和Y0时钟GRP负荷。
2.标准的16位计数器使用GRP反馈。
3.给定切换测试条件部分。
5
使用2032VE - 3
00
新设计
3.0
0.0
3.5
–
–
–
–
–
–
2.0
2.0
0.0
3.5
4.0
5.0
7.0
7.0
3.5
3.5
–
–
表2-0030A / 2032VE
v.0.1
可编程逻辑器件2032VE
3.3V在系统可编程
高密度超快 PLD
特点
超快高密度的系统内
可编程逻辑
- 1000 PLD门
- 32个I / O引脚，两个专用输入
- 32个寄存器
- 高速全球互联
- 宽输入选通高速计数器，国家
机，地址解码器等
- 小逻辑块大小为随机逻辑
- 100 ％的功能， JEDEC和引脚兼容
用可编程逻辑器件2032V的设备
3.3V低电压2032架构
- 接口与标准5V TTL器件
高性能ê
2
CMOS
技术
—
f
最大
= 225 MHz的最高工作频率
—
t
pd
= 4.0 ns的传播延迟
- 电可擦除和可重复编程
- 非易失性
- 100％测试在制造时
- 未使用的产品长期关机节省电源
在系统可编程
使用3.3V在系统可编程边界 -
扫描测试访问端口（ TAP ）
- 漏极开路输出选件的灵活的总线接口
能力，允许轻松实现
线或或总线仲裁逻辑
- 提高生产良率，减少时间用于─
市场和提高产品质量
- 重新编程锡焊设备进行快速原型
100 ％的IEEE 1149.1边界扫描可测试
使用和便于快速的系统运行速度
其密度和灵活性的FPGA可编程逻辑器件
- 增强的引脚锁定功能
- 三个专用时钟输入引脚
- 同步和异步时钟
- 可编程的输出压摆率控制
- 灵活的引脚布局
- 优化的全球路由池提供全球
互联
ispDesignEXPERT - 逻辑编译器和COM-
完整的ISP器件设计系统免受高密度脂蛋白
合成THROUGH在系统编程
- 业绩卓越的品质
- 紧密集成了领先的CAE供应商工具
- 提高生产率的时序分析，探索
工具，时序仿真和ispANALYZER
- PC和UNIX平台
功能框图
A0
输出布线区（ ORP ）
输入总线
A2
GLB
逻辑
ARRAY
Q
Q
A5
Q
A3
A4
0139Bisp/2000
描述
所述可编程逻辑器件2032VE是一个高密度可编程
可以在3.3V和5V用于逻辑器件
系统。该器件包含32个寄存器， 32万能
I / O引脚，两个专用输入引脚，三个专用
时钟输入引脚，一个专用的全球OE引脚的输入
全球路由池（ GRP ） 。玻璃钢提供
所有这些元素之间的完全互连。
在系统可编程逻辑器件2032VE功能在系统可编程
通过边界扫描测试访问端口（ TAP）和
100％ IEEE 1149.1边界扫描测试。该
可编程逻辑器件2032VE提供非易失性可重编程
的逻辑，以及互连，以提供真正的
可重构系统。
逻辑的可编程逻辑器件2032VE设备上的基本单位是
通用逻辑块（ GLB ） 。该GLBs标记A0，A1
.. A7 （参见图1） 。共有8 GLBs的是
可编程逻辑器件2032VE设备。每个GLB是由四个
宏单元。每个GLB有18个输入，一个可编程
与/或/异或阵列，和四个输出从而可以
被配置为任一组合或注册。
投入到GLB来自GRP和专用
输入。所有的GLB的输出被带回了
GRP使得它们可以连接到任何输入
GLB设备上。
版权所有2000莱迪思半导体公司的所有品牌或产品名称均为其各自所有者的注册商标。此处的规格和信息如有
更改，恕不另行通知。
莱迪思半导体股份有限公司， 5555东北摩尔的Ct 。 ，俄勒冈州希尔斯伯勒97124 ， USA
电话： （ 503 ） 268-8000 ; 1-800- LATTICE ;传真（ 503 ） 268-8556 ; http://www.latticesemi.com
2000年9月
2032ve_07
1
输入总线
A1
Q
A6
输出布线区（ ORP ）
全球路由池
（ GRP ）
A7
特定网络阳离子
可编程逻辑器件2032VE
功能框图
图1.系统可编程逻辑器件2032VE功能框图
GOE 0
输出布线区（ ORP ）
输出布线区（ ORP ）
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
I / O 8
I / O 9
I / O 10
I / O 11
I / O 12
I / O 13
I / O 14
I / O 15
TDI / IN 0
TDO / IN 1
A0
A7
I / O 31
I / O 30
I / O 29
I / O 28
I / O 27
I / O 26
I / O 25
I / O 24
I / O 23
I / O 22
I / O 21
I / O 20
I / O 19
I / O 18
I / O 17
I / O 16
A1
输入总线
A2
A5
A3
A4
TMS / NC
BSCAN
注： * Y1和RESET复用相同的引脚
Y0
Y1*
TCK/Y2
0139B/2032VE
该器件还具有32个I / O单元，其每一个是直接
连接到I / O引脚。每个I / O单元可单独
编程是一个组合的输入，输出或双向
双向I / O引脚具有三态控制。的信号电平
是TTL兼容电压和输出驱动器可以
源4 mA或下沉8毫安。每个输出可以亲
独立编程的快或慢的输出压摆率
最大限度地减少整体输出开关噪声。器件引脚
可以安全地驱动到5伏的信号电平，以支持
混合电压系统。
八GLBs ， 32个I / O单元，两个专用输入和两个
ORPS被连接在一起，使Megablock （见
图1）。八个GLBs的输出端被连接
由ORP的一组32的通用I / O单元的。每一个可编程逻辑器件
2032VE器件包含一个Megablock 。
玻璃钢具有作为其输入来自所有GLBs的输出
和所有的来自双向I / O单元的输入端。所有
这些信号被提供给的所述输入端
GLBs 。通过GRP有所延误扳平
尽量减少时序偏差。
在系统可编程逻辑器件2032VE器件的时钟都选择使用
专用时钟管脚。三个专用时钟引脚（ Y0 ，
Y1，Y2 ）或异步时钟可以在一个被选择
GLB基础。异步或乘积项时钟
可以在任意GLB生成用于其自己的时钟。
可编程的漏极开路输出
除了标准的输出结构，所述
在系统可编程逻辑器件2032VE的输出单独编程来
可燃的，无论是作为一个标准推拉输出或
漏极开路输出。图腾柱输出驱动
指定的VOH和VOL电平，而开漏
输出驱动器只能在指定的卷。上的VOH电平
开漏输出取决于外部负载和
拉。该输出配置由一个亲控制
可编程熔丝。默认配置时
设备是在批量擦除状态是图腾柱结构。
漏极开路/图腾柱的选择是通过选择
该ispDesignEXPERT软件工具。
2
CLK 0
CLK 1
CLK 2
通用逻辑
块（ GLBs ）
输入总线
全球路由池
（ GRP ）
A6
特定网络阳离子
可编程逻辑器件2032VE
绝对最大额定值
1
电源电压V
cc
.................................. -0.5至+ 5.4V
输入电压应用............................... -0.5至+ 5.6V
断态输出电压的应用............ -0.5 + 5.6V
存储温度.............................. -65到+ 150°C
情况下的温度。与电源应用.............. -55 125°C
马克斯。结温。 （T
J
）与电源应用... 150℃
1.条件超过了上述“绝对最大额定值”，可能对器件造成永久性损坏。实用
该器件在这些或高于任何其他条件本规范的业务部门所标明的操作
是不是暗示（编程时，遵循编程规范） 。
DC推荐工作条件
符号
参数
电源电压
输入低电压
输入高电压
广告
产业
T
A
= 0 ° C至+ 70°C
T
A
= -40 ° C至+ 85°C
分钟。
3.0
3.0
V
SS
– 0.5
2.0
马克斯。
3.6
3.6
0.8
5.25
单位
V
V
V
V
V
CC
V
IL
V
IH
表2-0005 / 2032VE
电容（T
A
= 25 ° C，F = 1.0兆赫）
符号
参数
专用的输入电容
I / O容量
时钟电容
典型
8
6
10
单位
pf
pf
pf
测试条件
V
CC
= 3.3V, V
IN
= 0.0V
V
CC
= 3.3V, V
I / O
= 0.0V
V
CC
= 3.3V, V
Y
= 0.0V
表2-0006 / 2032VE
C
1
C
2
C
3
擦除重新编程特定网络阳离子
参数
擦除/重写数
最低
10,000
最大
–
单位
周期
表2-0008A / 2032VE
3
特定网络阳离子
可编程逻辑器件2032VE
开关测试条件
输入脉冲电平
输入上升和下降时间
10 ％至90％
输入定时基准水平
输出时序参考电平
输出负载
三态水平的测量0.5V
稳态有效电平。
GND到3.0V
≤
1.5纳秒
1.5V
1.5V
见图2
表2-0003 / 2032VE
图2.测试负载
+ 3.3V
R1
设备
产量
R2
C L
*
TEST
点
输出负载条件下（见图2）
测试条件
A
B
高电平有效
低电平有效
高电平到Z
at
V
OH
-0.5V
低电平到Z
at
V
OL
+0.5V
R1
316
R2
348
348
348
348
348
CL
35pF
35pF
35pF
5pF
5pF
*
CL包括测试夹具和探头电容。
0213A/2032VE
∞
316
∞
316
C
表2-0004A / 2032VE
DC电气特性
在推荐工作条件
符号
参数
输出低电压
输出高电压
输入或I / O低漏电流
输入或I / O的高漏电
BSCAN
输入低漏电流
I / O主动上拉电流
输出短路电流
工作电源电流
条件
I
OL
= 8毫安
I
OH
= -4毫安
0V
≤
V
IN
≤
V
IL
（ MAX 。 ）
(V
CC
- 0.2)V
≤
V
≤
V
CC
IN
V
CC
≤
V
IN
≤
5.25V
0V
≤
V
IN
≤
V
IL
0V
≤
V
IN
≤
V
IL
V
CC
= 3.3V, V
OUT
= 0.5V
V
IL
= 0.0V, V
IH
= 3.0V -300/-225
f
切换
= 1兆赫
OTHERS
分钟。
–
2.4
–
–
–
–
–
–
–
–
典型值。
–
–
–
–
–
–
–
–
80
65
3
MAX 。单位
0.4
–
-10
10
10
-150
-150
-100
–
–
V
V
A
A
A
A
A
mA
mA
mA
V
OL
V
OH
I
IL
I
IH
I
IL - ISP
I
IL - PU
I
OS
1
I
CC
2, 4, 5
1.一个输出的时间为一秒的最大持续时间。 V
OUT
= 0.5V选择，以避免测试问题
通过测试地面下降。特征值，未经100 ％测试。
2.用两个16位计数器测定。
3.典型值是在V
CC
= 3.3V和T = 25 ℃。
A
4.我最大
CC
广泛地使用特定的设备配置和操作频率而变化。请参考功耗部分
莱迪思半导体公司数据手册的这个数据表和热管理部分或CD -ROM的估算
我最大
CC
.
5.未使用的输入在V
IL
= 0V.
表2-0007 / 2032VE
4
特定网络阳离子
可编程逻辑器件2032VE
外部时序参数
在推荐工作条件
参数
TEST
电导率。
A
A
A
–
–
–
A
–
–
A
–
A
–
B
C
B
C
–
–
3
#
1
2
3
4
5
6
7
8
9
描述
1
-225
4
–
–
2
1
tsu2 + tco1
-180
–
–
180
125
200
3.0
–
0.0
4.0
–
0.0
–
4.0
–
–
–
–
2.5
2.5
5.0
7.5
–
–
–
–
4.0
–
–
5.0
–
6.0
–
10.0
10.0
5.0
5.0
–
–
分钟。马克斯。分钟。马克斯。
4.0
6.0
–
–
–
–
3.0
–
–
4.0
–
5.0
–
7.0
7.0
3.5
3.5
–
–
单位
ns
ns
兆赫
兆赫
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
t
pd1
t
pd2
f
最大
f
MAX（分机）
f
MAX（ TOG ）。
t
su1
t
co1
t
h1
t
su2
t
co2
t
h2
t
r1
t
rw1
t
ptoeen
t
ptoedis
t
goeen
t
goedis
t
wh
t
wl
1.
2.
3.
4.
数据传输延迟， 4PT绕道， ORP绕道
数据传输延迟
时钟频率与内部反馈
时钟频率最高。切换
GLB注册。时钟， 4 PT绕道前建立时间
GLB注册。时钟到输出延迟， ORP绕道
GLB注册。钟后保持时间， 4 PT绕道
GLB注册。建立时间之前时钟
时钟频率与外部反馈
(
225
)
154
250
2.5
–
0.0
3.5
–
0.0
–
3.5
–
–
–
–
2.0
2.0
10 GLB注册。时钟到输出延迟
11 GLB注册。钟后保持时间
12分机。复位引脚输出延迟， ORP绕道
13分机。复位脉冲持续时间
14输入到输出使能
15输入到输出禁止
16全球OE输出使能
17全球OE输出禁止
18外部同步时钟脉冲持续时间，高
19外部同步时钟脉冲持续时间，低
除非另有说明，所有参数均采用4个， 20 PTXOR路径， ORP和Y0时钟GRP负荷。
标准的16位计数器使用GRP反馈。
参考切换测试条件部分。
-225速度等级将取代早期-200 。所有参数比fmax的（内部）其它都是相同的。
表2-0030A / 2032VE
5
可编程逻辑器件2032VE
3.3V在系统可编程
高密度超快 PLD
特点
超快高密度的系统内
可编程逻辑
- 1000 PLD门
- 32个I / O引脚，两个专用输入
- 32个寄存器
- 高速全球互联
- 宽输入选通高速计数器，国家
机，地址解码器等
- 小逻辑块大小为随机逻辑
- 100 ％的功能， JEDEC和引脚兼容
用可编程逻辑器件2032V的设备
3.3V低电压2032架构
- 接口与标准5V TTL器件
高性能ê
2
CMOS
技术
—
f
最大
= 225 MHz的最高工作频率
—
t
pd
= 4.0 ns的传播延迟
- 电可擦除和可重复编程
- 非易失性
- 100％测试在制造时
- 未使用的产品长期关机节省电源
在系统可编程
使用3.3V在系统可编程边界 -
扫描测试访问端口（ TAP ）
- 漏极开路输出选件的灵活的总线接口
能力，允许轻松实现
线或或总线仲裁逻辑
- 提高生产良率，减少时间用于─
市场和提高产品质量
- 重新编程锡焊设备进行快速原型
100 ％的IEEE 1149.1边界扫描可测试
使用和便于快速的系统运行速度
其密度和灵活性的FPGA可编程逻辑器件
- 增强的引脚锁定功能
- 三个专用时钟输入引脚
- 同步和异步时钟
- 可编程的输出压摆率控制
- 灵活的引脚布局
- 优化的全球路由池提供全球
互联
ispDesignEXPERT - 逻辑编译器和COM-
完整的ISP器件设计系统免受高密度脂蛋白
合成THROUGH在系统编程
- 业绩卓越的品质
- 紧密集成了领先的CAE供应商工具
- 提高生产率的时序分析，探索
工具，时序仿真和ispANALYZER
- PC和UNIX平台
功能框图
A0
输出布线区（ ORP ）
输入总线
A2
GLB
逻辑
ARRAY
Q
Q
A5
Q
A3
A4
0139Bisp/2000
描述
所述可编程逻辑器件2032VE是一个高密度可编程
可以在3.3V和5V用于逻辑器件
系统。该器件包含32个寄存器， 32万能
I / O引脚，两个专用输入引脚，三个专用
时钟输入引脚，一个专用的全球OE引脚的输入
全球路由池（ GRP ） 。玻璃钢提供
所有这些元素之间的完全互连。
在系统可编程逻辑器件2032VE功能在系统可编程
通过边界扫描测试访问端口（ TAP）和
100％ IEEE 1149.1边界扫描测试。该
可编程逻辑器件2032VE提供非易失性可重编程
的逻辑，以及互连，以提供真正的
可重构系统。
逻辑的可编程逻辑器件2032VE设备上的基本单位是
通用逻辑块（ GLB ） 。该GLBs标记A0，A1
.. A7 （参见图1） 。共有8 GLBs的是
可编程逻辑器件2032VE设备。每个GLB是由四个
宏单元。每个GLB有18个输入，一个可编程
与/或/异或阵列，和四个输出从而可以
被配置为任一组合或注册。
投入到GLB来自GRP和专用
输入。所有的GLB的输出被带回了
GRP使得它们可以连接到任何输入
GLB设备上。
版权所有2000莱迪思半导体公司的所有品牌或产品名称均为其各自所有者的注册商标。此处的规格和信息如有
更改，恕不另行通知。
莱迪思半导体股份有限公司， 5555东北摩尔的Ct 。 ，俄勒冈州希尔斯伯勒97124 ， USA
电话： （ 503 ） 268-8000 ; 1-800- LATTICE ;传真（ 503 ） 268-8556 ; http://www.latticesemi.com
2000年9月
2032ve_07
1
输入总线
A1
Q
A6
输出布线区（ ORP ）
全球路由池
（ GRP ）
A7
特定网络阳离子
可编程逻辑器件2032VE
功能框图
图1.系统可编程逻辑器件2032VE功能框图
GOE 0
输出布线区（ ORP ）
输出布线区（ ORP ）
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
I / O 8
I / O 9
I / O 10
I / O 11
I / O 12
I / O 13
I / O 14
I / O 15
TDI / IN 0
TDO / IN 1
A0
A7
I / O 31
I / O 30
I / O 29
I / O 28
I / O 27
I / O 26
I / O 25
I / O 24
I / O 23
I / O 22
I / O 21
I / O 20
I / O 19
I / O 18
I / O 17
I / O 16
A1
输入总线
A2
A5
A3
A4
TMS / NC
BSCAN
注： * Y1和RESET复用相同的引脚
Y0
Y1*
TCK/Y2
0139B/2032VE
该器件还具有32个I / O单元，其每一个是直接
连接到I / O引脚。每个I / O单元可单独
编程是一个组合的输入，输出或双向
双向I / O引脚具有三态控制。的信号电平
是TTL兼容电压和输出驱动器可以
源4 mA或下沉8毫安。每个输出可以亲
独立编程的快或慢的输出压摆率
最大限度地减少整体输出开关噪声。器件引脚
可以安全地驱动到5伏的信号电平，以支持
混合电压系统。
八GLBs ， 32个I / O单元，两个专用输入和两个
ORPS被连接在一起，使Megablock （见
图1）。八个GLBs的输出端被连接
由ORP的一组32的通用I / O单元的。每一个可编程逻辑器件
2032VE器件包含一个Megablock 。
玻璃钢具有作为其输入来自所有GLBs的输出
和所有的来自双向I / O单元的输入端。所有
这些信号被提供给的所述输入端
GLBs 。通过GRP有所延误扳平
尽量减少时序偏差。
在系统可编程逻辑器件2032VE器件的时钟都选择使用
专用时钟管脚。三个专用时钟引脚（ Y0 ，
Y1，Y2 ）或异步时钟可以在一个被选择
GLB基础。异步或乘积项时钟
可以在任意GLB生成用于其自己的时钟。
可编程的漏极开路输出
除了标准的输出结构，所述
在系统可编程逻辑器件2032VE的输出单独编程来
可燃的，无论是作为一个标准推拉输出或
漏极开路输出。图腾柱输出驱动
指定的VOH和VOL电平，而开漏
输出驱动器只能在指定的卷。上的VOH电平
开漏输出取决于外部负载和
拉。该输出配置由一个亲控制
可编程熔丝。默认配置时
设备是在批量擦除状态是图腾柱结构。
漏极开路/图腾柱的选择是通过选择
该ispDesignEXPERT软件工具。
2
CLK 0
CLK 1
CLK 2
通用逻辑
块（ GLBs ）
输入总线
全球路由池
（ GRP ）
A6
特定网络阳离子
可编程逻辑器件2032VE
绝对最大额定值
1
电源电压V
cc
.................................. -0.5至+ 5.4V
输入电压应用............................... -0.5至+ 5.6V
断态输出电压的应用............ -0.5 + 5.6V
存储温度.............................. -65到+ 150°C
情况下的温度。与电源应用.............. -55 125°C
马克斯。结温。 （T
J
）与电源应用... 150℃
1.条件超过了上述“绝对最大额定值”，可能对器件造成永久性损坏。实用
该器件在这些或高于任何其他条件本规范的业务部门所标明的操作
是不是暗示（编程时，遵循编程规范） 。
DC推荐工作条件
符号
参数
电源电压
输入低电压
输入高电压
广告
产业
T
A
= 0 ° C至+ 70°C
T
A
= -40 ° C至+ 85°C
分钟。
3.0
3.0
V
SS
– 0.5
2.0
马克斯。
3.6
3.6
0.8
5.25
单位
V
V
V
V
V
CC
V
IL
V
IH
表2-0005 / 2032VE
电容（T
A
= 25 ° C，F = 1.0兆赫）
符号
参数
专用的输入电容
I / O容量
时钟电容
典型
8
6
10
单位
pf
pf
pf
测试条件
V
CC
= 3.3V, V
IN
= 0.0V
V
CC
= 3.3V, V
I / O
= 0.0V
V
CC
= 3.3V, V
Y
= 0.0V
表2-0006 / 2032VE
C
1
C
2
C
3
擦除重新编程特定网络阳离子
参数
擦除/重写数
最低
10,000
最大
–
单位
周期
表2-0008A / 2032VE
3
特定网络阳离子
可编程逻辑器件2032VE
开关测试条件
输入脉冲电平
输入上升和下降时间
10 ％至90％
输入定时基准水平
输出时序参考电平
输出负载
三态水平的测量0.5V
稳态有效电平。
GND到3.0V
≤
1.5纳秒
1.5V
1.5V
见图2
表2-0003 / 2032VE
图2.测试负载
+ 3.3V
R1
设备
产量
R2
C L
*
TEST
点
输出负载条件下（见图2）
测试条件
A
B
高电平有效
低电平有效
高电平到Z
at
V
OH
-0.5V
低电平到Z
at
V
OL
+0.5V
R1
316
R2
348
348
348
348
348
CL
35pF
35pF
35pF
5pF
5pF
*
CL包括测试夹具和探头电容。
0213A/2032VE
∞
316
∞
316
C
表2-0004A / 2032VE
DC电气特性
在推荐工作条件
符号
参数
输出低电压
输出高电压
输入或I / O低漏电流
输入或I / O的高漏电
BSCAN
输入低漏电流
I / O主动上拉电流
输出短路电流
工作电源电流
条件
I
OL
= 8毫安
I
OH
= -4毫安
0V
≤
V
IN
≤
V
IL
（ MAX 。 ）
(V
CC
- 0.2)V
≤
V
≤
V
CC
IN
V
CC
≤
V
IN
≤
5.25V
0V
≤
V
IN
≤
V
IL
0V
≤
V
IN
≤
V
IL
V
CC
= 3.3V, V
OUT
= 0.5V
V
IL
= 0.0V, V
IH
= 3.0V -300/-225
f
切换
= 1兆赫
OTHERS
分钟。
–
2.4
–
–
–
–
–
–
–
–
典型值。
–
–
–
–
–
–
–
–
80
65
3
MAX 。单位
0.4
–
-10
10
10
-150
-150
-100
–
–
V
V
A
A
A
A
A
mA
mA
mA
V
OL
V
OH
I
IL
I
IH
I
IL - ISP
I
IL - PU
I
OS
1
I
CC
2, 4, 5
1.一个输出的时间为一秒的最大持续时间。 V
OUT
= 0.5V选择，以避免测试问题
通过测试地面下降。特征值，未经100 ％测试。
2.用两个16位计数器测定。
3.典型值是在V
CC
= 3.3V和T = 25 ℃。
A
4.我最大
CC
广泛地使用特定的设备配置和操作频率而变化。请参考功耗部分
莱迪思半导体公司数据手册的这个数据表和热管理部分或CD -ROM的估算
我最大
CC
.
5.未使用的输入在V
IL
= 0V.
表2-0007 / 2032VE
4
特定网络阳离子
可编程逻辑器件2032VE
外部时序参数
在推荐工作条件
参数
TEST
电导率。
A
A
A
–
–
–
A
–
–
A
–
A
–
B
C
B
C
–
–
3
#
1
2
3
4
5
6
7
8
9
描述
1
-225
4
–
–
2
1
tsu2 + tco1
-180
–
–
180
125
200
3.0
–
0.0
4.0
–
0.0
–
4.0
–
–
–
–
2.5
2.5
5.0
7.5
–
–
–
–
4.0
–
–
5.0
–
6.0
–
10.0
10.0
5.0
5.0
–
–
分钟。马克斯。分钟。马克斯。
4.0
6.0
–
–
–
–
3.0
–
–
4.0
–
5.0
–
7.0
7.0
3.5
3.5
–
–
单位
ns
ns
兆赫
兆赫
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
t
pd1
t
pd2
f
最大
f
MAX（分机）
f
MAX（ TOG ）。
t
su1
t
co1
t
h1
t
su2
t
co2
t
h2
t
r1
t
rw1
t
ptoeen
t
ptoedis
t
goeen
t
goedis
t
wh
t
wl
1.
2.
3.
4.
数据传输延迟， 4PT绕道， ORP绕道
数据传输延迟
时钟频率与内部反馈
时钟频率最高。切换
GLB注册。时钟， 4 PT绕道前建立时间
GLB注册。时钟到输出延迟， ORP绕道
GLB注册。钟后保持时间， 4 PT绕道
GLB注册。建立时间之前时钟
时钟频率与外部反馈
(
225
)
154
250
2.5
–
0.0
3.5
–
0.0
–
3.5
–
–
–
–
2.0
2.0
10 GLB注册。时钟到输出延迟
11 GLB注册。钟后保持时间
12分机。复位引脚输出延迟， ORP绕道
13分机。复位脉冲持续时间
14输入到输出使能
15输入到输出禁止
16全球OE输出使能
17全球OE输出禁止
18外部同步时钟脉冲持续时间，高
19外部同步时钟脉冲持续时间，低
除非另有说明，所有参数均采用4个， 20 PTXOR路径， ORP和Y0时钟GRP负荷。
标准的16位计数器使用GRP反馈。
参考切换测试条件部分。
-225速度等级将取代早期-200 。所有参数比fmax的（内部）其它都是相同的。
表2-0030A / 2032VE
5
QQ：2880707522 复制
