可编程逻辑器件2032E
在系统可编程
超快高密度PLD
特点
超快高密度的系统内
可编程逻辑
- 1000 PLD门
- 32个I / O引脚，两个专用输入
- 32个寄存器
- 高速全球互联
- 宽输入选通高速计数器，国家
机，地址解码器等
- 小逻辑块大小为随机逻辑
- 100％的功能和JEDEC向上兼容
用可编程逻辑器件2032设备
高性能ê
2
CMOS
技术
—
f
最大
= 225 MHz的最高工作频率
—
t
pd
= 3.5 ns的传播延迟
TTL兼容的输入和输出
- 5V可编程逻辑核心
- ispJTAG 系统内可编程通过IEEE 1149.1
（JTAG）的测试访问端口
- 用户可选择3.3V或5V的I / O （ 48引脚封装）
支持混合电压系统
- PCI兼容输出（ 48引脚封装）
- 漏极开路输出选项
- 电可擦除和可重复编程
- 非易失性
- 未使用的产品长期关机节省电源
可编程逻辑器件提供了以下新增功能
- 提高生产良率，减少时间用于─
市场和提高产品质量
- 重新编程锡焊设备进行快速原型
提供使用和快速的系统的易用性
可编程逻辑器件速度与密度和灵活性
现场可编程门阵列
- 完整的可编程器件可以结合胶
逻辑和结构化设计
- 增强的引脚锁定功能
- 三个专用时钟输入引脚
- 同步和异步时钟
- 可编程的输出压摆率控制，以
最大限度地降低开关噪声
- 灵活的引脚布局
- 优化的全球路由池提供全球
互联
功能框图
A0
输出布线区（ ORP ）
输入总线
A2
GLB
逻辑
ARRAY
Q
Q
A5
Q
A3
A4
0139Bisp/2000
描述
所述可编程逻辑器件2032E是一个高密度可编程逻辑
装置。该器件包含32个寄存器， 32万能
I / O引脚，两个专用输入引脚，三个专用
时钟输入引脚，一个专用的全球OE引脚的输入
全球路由池（ GRP ） 。玻璃钢提供的COM
所有这些元素之间的完整的互联互通。
在系统可编程逻辑器件2032E配备5V在系统programmabil-
性和系统诊断功能。在系统可编程逻辑器件
2032E提供的逻辑的非易失性可重编程性
以及互连，以提供真正的可重构
系统。
逻辑的可编程逻辑器件2032E设备上的基本单位是
通用逻辑块（ GLB ） 。该GLBs标记A0，A1
.. A7 （参见图1） 。共有8 GLBs的是
可编程逻辑器件2032E设备。每个GLB是由四个
宏单元。每个GLB有18个输入，一个可编程
与/或/异或阵列，和四个输出从而可以
被配置为任一组合或注册。
投入到GLB来自GRP和专用
输入。所有的GLB的输出被带回了
GRP使得它们可以连接到任何输入
GLB设备上。
该器件还具有32个I / O单元，其每一个是直接
连接到I / O引脚。每个I / O单元可单独
版权所有2003莱迪思半导体公司的所有品牌或产品名称均为其各自所有者的注册商标。此处的规格和信息如有
更改，恕不另行通知。
莱迪思半导体股份有限公司， 5555东北摩尔的Ct 。 ，俄勒冈州希尔斯伯勒97124 ， USA
电话： （ 503 ） 268-8000 ; 1-800- LATTICE ;传真（ 503 ） 268-8556 ; http://www.latticesemi.com
2003年11月
2032e_05
1
输入总线
A1
Q
A6
输出布线区（ ORP ）
全球路由池
（ GRP ）
A7
特定网络阳离子
可编程逻辑器件2032E
功能框图
图1.系统可编程逻辑器件2032E功能框图
GOE 0
输出布线区（ ORP ）
输出布线区（ ORP ）
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
I / O 8
I / O 9
I / O 10
I / O 11
I / O 12
I / O 13
I / O 14
I / O 15
TDI / IN 0
TDO / IN 1
A0
A7
I / O 31
I / O 30
I / O 29
I / O 28
I / O 27
I / O 26
I / O 25
I / O 24
I / O 23
I / O 22
I / O 21
I / O 20
I / O 19
I / O 18
I / O 17
I / O 16
A1
输入总线
A2
A5
A3
A4
TMS
BSCAN
Y0
Y1*
TCK/Y2
注意事项：
* Y1和RESET复用相同的引脚
CLK 0
CLK 1
CLK 2
输入总线
全球路由池
（ GRP ）
A6
0139/2032E
编程是一个组合的输入，输出或双向
双向I / O引脚具有三态控制。的信号电平
是TTL兼容电压和输出驱动器可以
源4 mA或下沉8毫安。每个输出可以亲
独立编程的快或慢的输出压摆率
最大限度地减少整体输出开关噪声。通过连接
在VCCIO引脚共同5V或3.3V电源供电，
I / O的输出电平可以被匹配到5V或3.3V相容
IBLE电压。当连接到5V电源供电， I / O
引脚提供了PCI兼容输出驱动器（ 48引脚器件
只） 。
八GLBs ， 32个I / O单元，两个专用输入和两个
ORPS被连接在一起，使Megablock （见
图1）。八个GLBs的输出端被连接
由ORP的一组32的通用I / O单元的。每一个可编程逻辑器件
2032E装置包含一个Megablock 。
玻璃钢具有作为其输入，从所有的输出
GLBs和所有的来自双向I / O单元的输入端。
所有这些信号被提供给的所述输入端
GLBs 。通过GRP有所延误扳平
尽量减少时序偏差。
在系统可编程逻辑器件2032E设备的时钟都使用选定
专用时钟引脚。三个专用时钟引脚（ Y0，Y1，
Y2）或异步时钟可以在GLB选择
的基础。异步或乘积项时钟可
在任何GLB为自己的时钟产生。
可编程的漏极开路输出
除了标准的输出结构，所述
在系统可编程逻辑器件2032E的输出单独编程来
可燃的，无论是作为一个标准推拉输出或
漏极开路输出。图腾柱输出驱动
指定的VOH和VOL电平，而开漏
输出驱动器只能在指定的卷。上的VOH电平
开漏输出取决于外部负载和
拉。该输出配置由一个亲控制
可编程熔丝。默认配置时
设备是在批量擦除状态是图腾柱结构。
漏极开路/图腾柱的选择是通过选择
莱迪思的软件工具。
2
特定网络阳离子
可编程逻辑器件2032E
绝对最大额定值
1
电源电压V
cc
.................................. -0.5至+ 7.0V
输入电压应用........................ -2.5到V
CC
+1.0V
断态输出电压的应用..... -2.5到V
CC
+1.0V
存储温度................................ -65 ℃150℃
情况下的温度。与电源应用.............. -55 125°C
马克斯。结温。 （T
J
）与电源应用... 150℃
1.条件超过了上述“绝对最大额定值”，可能对器件造成永久性损坏。实用
该器件在这些或高于任何其他条件本规范的业务部门所标明的操作
是不是暗示（编程时，遵循编程规范） 。
DC推荐工作条件
符号
参数
电源电压：逻辑核心，输入缓冲器
电源电压：输出驱动器
输入低电压
输入高电压
5V
3.3V
T
A
= 0 ° C至+ 70°C
分钟。
4.75
4.75
3.0
0
2.0
马克斯。
5.25
5.25
3.6
0.8
V
cc
+1
单位
V
V
V
V
V
表2-0005 / 2032E
V
CC
V
CCIO
1
V
IL
V
IH
1. 3.3VI / O操作不适用于44引脚封装。
电容（T
A
= 25 ° C，F = 1.0兆赫）
符号
参数
专用的输入电容
I / O容量
时钟电容
典型值
6
7
10
单位
pf
pf
pf
测试条件
V
CC
= 5.0V, V
IN
= 2.0V
V
CC
= 5.0V, V
I / O
= 2.0V
V
CC
= 5.0V, V
Y
= 2.0V
表2-0006 / 2032E
C
1
C
2
C
3
擦除/重新编程规范
参数
擦除/重写数
最低
10,000
最大
–
单位
周期
表2-0008 / 2032E
3
特定网络阳离子
可编程逻辑器件2032E
开关测试条件
输入脉冲电平
输入上升和下降时间10 ％至90 ％
输入定时基准水平
输出时序参考电平
输出负载
三态水平的测量0.5V
稳态有效电平。
GND到3.0V
1.5纳秒
1.5V
1.5V
见图2
表2-0003 / 2032E
图2.测试负载
+ 5V
R1
设备
产量
R2
CL
*
TEST
点
输出负载条件下（见图2）
测试条件
A
B
高电平有效
低电平有效
高电平到Z
at
V
OH
-0.5V
低电平到Z
at
V
OL
+0.5V
R1
470
∞
470
∞
470
R2
390
390
390
390
390
CL
35pF
35pF
35pF
5pF
5pF
表2 - 0004A
*
CL包括测试夹具和探头电容。
0213A
C
DC电气特性
在推荐工作条件
1
符号
参数
输出低电压
输出高电压
输入或I / O低漏电流
输入或I / O的高漏电
I / O主动上拉电流，非PCI
I / O主动上拉电流， PCI
5
输出短路电流， PCI
5
工作电源电流
I
OL
= 8毫安
I
OH
= -4毫安
0V
≤
V
IN
≤
V
IL
（ MAX 。 ）
(V
CCIO
- 0.2)V
≤
V
IN
≤
V
CCIO
V
CCIO
≤
V
IN
≤
5.25V
0V
≤
V
IN
≤
2.0V
0V
≤
V
IN
≤
2.0V
V
CCIO
= 5.0V或3.3V ，V
OUT
= 0.5V
V
IL
= 0.0V, V
IH
= 3.0V
f
切换
= 1兆赫
-225/-200
OTHERS
条件
分钟。
–
2.4
–
–
–
-10
-10
–
–
–
–
典型值。
3
–
–
–
–
–
–
–
–
–
85
65
MAX 。单位
0.4
–
-10
10
10
-150
-250
-200
-240
–
–
V
V
A
A
A
A
A
mA
mA
mA
mA
V
OL
V
OH
I
IL
I
IH
I
IL - PU
I
OS
1
I
CC
2,4,6
1.
2.
3.
4.
5.
6.
输出短路电流，非PCI V
CCIO
= 5V, V
OUT
= 0.5V
在时间为一秒的最大持续时间的一个输出（Ⅴ
OUT
= 0.5V ） 。其特点，但不是100 ％测试。
使用两个16位计数器Meaured 。
典型值是在V
CC
= 5V和T
A
= 25°C.
在0.0V持有未使用的输入。
在仅48引脚封装。
我最大
CC
广泛地使用特定的设备配置和操作频率而变化。参阅
该数据表的功耗部分和莱迪思半导体的热管理部分
数据手册或CD - ROM来估算最大I
CC
.
表2-0007 / 2032E
4
特定网络阳离子
可编程逻辑器件2032E
外部时序参数
在推荐工作条件
参数
TEST
2
4
#
电导率。
A
A
A
–
–
–
A
–
–
–
–
A
–
B
C
B
C
–
–
描述
1
-225
–
–
225
1
tsu2 + tco1
-200
–
–
200
167
250
2.5
–
3.5
5.5
–
–
–
–
–
-180
5.0
7.5
–
–
–
–
4.0
–
–
4.5
–
6.5
–
10.0
10.0
5.0
5.0
–
–
分钟。马克斯。分钟。马克斯。分钟。马克斯。
3.5
5.5
–
–
–
–
2.5
–
–
3.5
–
5.0
–
7.0
7.0
3.5
3.5
–
–
单位
ns
ns
兆赫
兆赫
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
t
pd1
t
pd2
f
最大
f
MAX（分机）
f
MAX（ TOG ）。
t
su1
t
co1
t
h1
t
su2
t
co2
t
h2
t
r1
t
rw1
t
ptoeen
t
ptoedis
t
goeen
t
goedis
t
wh
t
wl
1.
2.
3.
4.
1数据按比例延迟， 4PT绕道， ORP绕道
2数据按比例延迟
3 CLK频率与诠释。反馈
3
4 CLK频率与分机。反馈
(
5 CLK频率最高。切换
6 GLB注册。 CLK， 4 PT绕道前建立时间
7 GLB注册。 CLK到输出延迟， ORP绕道
8 GLB注册。 CLK， 4 PT绕道后保持时间
9 GLB注册。之前的Clk建立时间
10 GLB注册。 CLK到输出延迟
11 GLB注册。 Clk时后保持时间
12分机。复位引脚输出延迟， ORP绕道
13分机。复位脉冲持续时间
14输入到输出使能
15输入到输出禁止
16全球OE输出使能
17全球OE输出禁止
18分机。同步。 CLK脉冲持续时间，高
19分机。同步。 CLK脉冲持续时间，低
180
125
200
3.0
–
0.0
4.0
–
0.0
–
4.0
–
–
–
–
2.5
2.5
250
2.5
–
0.0
3.5
–
0.0
–
3.5
–
–
–
–
2.0
2.0
使用2032E -22
5 FOR
新设计
–
2.5
–
–
–
–
0.0
–
3.5
3.5
5.0
7.0
7.0
3.5
3.5
–
–
0.0
–
3.5
–
–
–
–
2.0
2.0
)
167
除非另有说明，所有参数均采用四GLBs一个GRP负载， 20 PTXOR路径， ORP和Y0时钟。
请参阅时序模型在此数据表的进一步细节。
标准的16位计数器使用GRP反馈。
参考切换测试条件部分。
表2-0030A / 2032E
5
可编程逻辑器件2032E
在系统可编程
超快高密度PLD
特点
超快高密度的系统内
可编程逻辑
- 1000 PLD门
- 32个I / O引脚，两个专用输入
- 32个寄存器
- 高速全球互联
- 宽输入选通高速计数器，国家
机，地址解码器等
- 小逻辑块大小为随机逻辑
- 100％的功能和JEDEC向上兼容
用可编程逻辑器件2032设备
高性能ê
2
CMOS
技术
—
f
最大
= 225 MHz的最高工作频率
—
t
pd
= 3.5 ns的传播延迟
TTL兼容的输入和输出
- 5V可编程逻辑核心
- ispJTAG 系统内可编程通过IEEE 1149.1
（JTAG）的测试访问端口
- 用户可选择3.3V或5V的I / O （ 48引脚封装）
支持混合电压系统
- PCI兼容输出（ 48引脚封装）
- 漏极开路输出选项
- 电可擦除和可重复编程
- 非易失性
- 未使用的产品长期关机节省电源
可编程逻辑器件提供了以下新增功能
- 提高生产良率，减少时间用于─
市场和提高产品质量
- 重新编程锡焊设备进行快速原型
提供使用和快速的系统的易用性
可编程逻辑器件速度与密度和灵活性
现场可编程门阵列
- 完整的可编程器件可以结合胶
逻辑和结构化设计
- 增强的引脚锁定功能
- 三个专用时钟输入引脚
- 同步和异步时钟
- 可编程的输出压摆率控制，以
最大限度地降低开关噪声
- 灵活的引脚布局
- 优化的全球路由池提供全球
互联
ispDesignEXPERT - 逻辑编译器和COM-
完整的ISP器件设计系统免受高密度脂蛋白
合成THROUGH在系统编程
- 业绩卓越的品质
- 紧密集成了领先的CAE供应商工具
- 提高生产率的时序分析，探索
工具，时序仿真和ispANALYZER
- PC和UNIX平台
功能框图
A0
输出布线区（ ORP ）
输入总线
A2
GLB
逻辑
ARRAY
Q
Q
A5
Q
A3
A4
0139Bisp/2000
描述
所述可编程逻辑器件2032E是一个高密度可编程逻辑
装置。该器件包含32个寄存器， 32万能
I / O引脚，两个专用输入引脚，三个专用
时钟输入引脚，一个专用的全球OE引脚的输入
全球路由池（ GRP ） 。玻璃钢提供的COM
所有这些元素之间的完整的互联互通。
在系统可编程逻辑器件2032E配备5V在系统programmabil-
性和系统诊断功能。在系统可编程逻辑器件
2032E提供的逻辑的非易失性可重编程性
以及互连，以提供真正的可重构
系统。
逻辑的可编程逻辑器件2032E设备上的基本单位是
通用逻辑块（ GLB ） 。该GLBs标记A0，A1
.. A7 （参见图1） 。共有8 GLBs的是
可编程逻辑器件2032E设备。每个GLB是由四个
宏单元。每个GLB有18个输入，一个可编程
与/或/异或阵列，和四个输出从而可以
被配置为任一组合或注册。
投入到GLB来自GRP和专用
输入。所有的GLB的输出被带回了
GRP使得它们可以连接到任何输入
GLB设备上。
该器件还具有32个I / O单元，其每一个是直接
连接到I / O引脚。每个I / O单元可单独
版权所有1999莱迪思半导体公司的所有品牌或产品名称均为其各自所有者的注册商标。此处的规格和信息如有
更改，恕不另行通知。
莱迪思半导体股份有限公司， 5555东北摩尔的Ct 。 ，俄勒冈州希尔斯伯勒97124 ， USA
电话： （ 503 ） 268-8000 ; 1-800- LATTICE ;传真（ 503 ） 268-8556 ; http://www.latticesemi.com
1999年6月
2032e_03
1
输入总线
A1
Q
A6
输出布线区（ ORP ）
全球路由池
（ GRP ）
A7
特定网络阳离子
可编程逻辑器件2032E
功能框图
图1.系统可编程逻辑器件2032E功能框图
GOE 0
输出布线区（ ORP ）
输出布线区（ ORP ）
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
I / O 8
I / O 9
I / O 10
I / O 11
I / O 12
I / O 13
I / O 14
I / O 15
TDI / IN 0
TDO / IN 1
A0
A7
I / O 31
I / O 30
I / O 29
I / O 28
I / O 27
I / O 26
I / O 25
I / O 24
I / O 23
I / O 22
I / O 21
I / O 20
I / O 19
I / O 18
I / O 17
I / O 16
A1
输入总线
A2
A5
A3
A4
TMS
BSCAN
Y0
Y1*
TCK/Y2
注意事项：
* Y1和RESET复用相同的引脚
CLK 0
CLK 1
CLK 2
输入总线
全球路由池
（ GRP ）
A6
0139/2032E
编程是一个组合的输入，输出或双向
双向I / O引脚具有三态控制。的信号电平
是TTL兼容电压和输出驱动器可以
源4 mA或下沉8毫安。每个输出可以亲
独立编程的快或慢的输出压摆率
最大限度地减少整体输出开关噪声。通过连接
在VCCIO引脚共同5V或3.3V电源供电，
I / O的输出电平可以被匹配到5V或3.3V相容
IBLE电压。当连接到5V电源供电， I / O
引脚提供了PCI兼容输出驱动器（ 48引脚器件
只） 。
八GLBs ， 32个I / O单元，两个专用输入和两个
ORPS被连接在一起，使Megablock （见
图1）。八个GLBs的输出端被连接
由ORP的一组32的通用I / O单元的。每一个可编程逻辑器件
2032E装置包含一个Megablock 。
玻璃钢具有作为其输入，从所有的输出
GLBs和所有的来自双向I / O单元的输入端。
所有这些信号被提供给的所述输入端
GLBs 。通过GRP有所延误扳平
尽量减少时序偏差。
在系统可编程逻辑器件2032E设备的时钟都使用选定
专用时钟引脚。三个专用时钟引脚（ Y0，Y1，
Y2）或异步时钟可以在GLB选择
的基础。异步或乘积项时钟可
在任何GLB为自己的时钟产生。
可编程的漏极开路输出
除了标准的输出结构，所述
在系统可编程逻辑器件2032E的输出单独编程来
可燃的，无论是作为一个标准推拉输出或
漏极开路输出。图腾柱输出驱动
指定的VOH和VOL电平，而开漏
输出驱动器只能在指定的卷。上的VOH电平
开漏输出取决于外部负载和
拉。该输出配置由一个亲控制
可编程熔丝。默认配置时
设备是在批量擦除状态是图腾柱结构。
漏极开路/图腾柱的选择是通过选择
该ispDesignEXPERT软件工具。
2
特定网络阳离子
可编程逻辑器件2032E
绝对最大额定值
1
电源电压V
cc
.................................. -0.5至+ 7.0V
输入电压应用........................ -2.5到V
CC
+1.0V
断态输出电压的应用..... -2.5到V
CC
+1.0V
存储温度................................ -65 ℃150℃
情况下的温度。与电源应用.............. -55 125°C
马克斯。结温。 （T
J
）与电源应用... 150℃
1.条件超过了上述“绝对最大额定值”，可能对器件造成永久性损坏。实用
该器件在这些或高于任何其他条件本规范的业务部门所标明的操作
是不是暗示（编程时，遵循编程规范） 。
DC推荐工作条件
符号
参数
电源电压：逻辑核心，输入缓冲器
电源电压：输出驱动器
输入低电压
输入高电压
5V
3.3V
T
A
= 0 ° C至+ 70°C
分钟。
4.75
4.75
3.0
0
2.0
马克斯。
5.25
5.25
3.6
0.8
V
cc
+1
单位
V
V
V
V
V
表2-0005 / 2032E
V
CC
V
CCIO
1
V
IL
V
IH
1. 3.3VI / O操作不适用于44引脚封装。
电容（T
A
= 25 ° C，F = 1.0兆赫）
符号
参数
专用的输入电容
I / O容量
时钟电容
典型值
6
7
10
单位
pf
pf
pf
测试条件
V
CC
= 5.0V, V
IN
= 2.0V
V
CC
= 5.0V, V
I / O
= 2.0V
V
CC
= 5.0V, V
Y
= 2.0V
表2-0006 / 2032E
C
1
C
2
C
3
擦除/重新编程规范
参数
擦除/重写数
最低
10,000
最大
–
单位
周期
表2-0008 / 2032E
3
特定网络阳离子
可编程逻辑器件2032E
开关测试条件
输入脉冲电平
输入上升和下降时间10 ％至90 ％
输入定时基准水平
输出时序参考电平
输出负载
三态水平的测量0.5V
稳态有效电平。
GND到3.0V
1.5纳秒
1.5V
1.5V
见图2
表2-0003 / 2032E
图2.测试负载
+ 5V
R1
设备
产量
R2
CL
*
TEST
点
输出负载条件下（见图2）
测试条件
A
B
高电平有效
低电平有效
高电平到Z
at
V
OH
-0.5V
低电平到Z
at
V
OL
+0.5V
R1
470
∞
470
∞
470
R2
390
390
390
390
390
CL
35pF
35pF
35pF
5pF
5pF
表2 - 0004A
*
CL包括测试夹具和探头电容。
0213A
C
DC电气特性
在推荐工作条件
1
符号
参数
输出低电压
输出高电压
输入或I / O低漏电流
输入或I / O的高漏电
I / O主动上拉电流，非PCI
I / O主动上拉电流， PCI
5
输出短路电流， PCI
5
工作电源电流
I
OL
= 8毫安
I
OH
= -4毫安
0V
≤
V
IN
≤
V
IL
（ MAX 。 ）
(V
CCIO
- 0.2)V
≤
V
IN
≤
V
CCIO
V
CCIO
≤
V
IN
≤
5.25V
0V
≤
V
IN
≤
2.0V
0V
≤
V
IN
≤
2.0V
V
CCIO
= 5.0V或3.3V ，V
OUT
= 0.5V
V
IL
= 0.0V, V
IH
= 3.0V
f
切换
= 1兆赫
-225/-200
OTHERS
条件
分钟。
–
2.4
–
–
–
-10
-10
–
–
–
–
典型值。
3
–
–
–
–
–
–
–
–
–
85
65
MAX 。单位
0.4
–
-10
10
10
-150
-250
-200
-240
–
–
V
V
A
A
A
A
A
mA
mA
mA
mA
V
OL
V
OH
I
IL
I
IH
I
IL - PU
I
OS
1
I
CC
2,4,6
1.
2.
3.
4.
5.
6.
输出短路电流，非PCI V
CCIO
= 5V, V
OUT
= 0.5V
在时间为一秒的最大持续时间的一个输出（Ⅴ
OUT
= 0.5V ） 。其特点，但不是100 ％测试。
使用两个16位计数器Meaured 。
典型值是在V
CC
= 5V和T
A
= 25°C.
在0.0V持有未使用的输入。
在仅48引脚封装。
我最大
CC
广泛地使用特定的设备配置和操作频率而变化。参阅
该数据表的功耗部分和莱迪思半导体的热管理部分
数据手册或CD - ROM来估算最大I
CC
.
表2-0007 / 2032E
4
特定网络阳离子
可编程逻辑器件2032E
外部时序参数
在推荐工作条件
参数
TEST
2
4
#
电导率。
A
A
A
–
–
–
A
–
–
–
–
A
–
B
C
B
C
–
–
描述
1
-225
–
–
225
1
tsu2 + tco1
-200
–
–
200
167
250
2.5
–
3.5
5.5
–
–
–
–
–
–
-180
5.0
7.5
–
–
–
–
4.0
–
–
4.5
–
6.5
–
10.0
10.0
5.0
5.0
–
–
分钟。马克斯。分钟。马克斯。分钟。马克斯。
3.5
5.5
–
–
–
–
2.5
–
–
3.5
–
5.0
–
7.0
7.0
3.5
3.5
–
–
单位
ns
ns
兆赫
兆赫
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
t
pd1
t
pd2
f
最大
f
MAX（分机）
f
MAX（ TOG ）。
t
su1
t
co1
t
h1
t
su2
t
co2
t
h2
t
r1
t
rw1
t
ptoeen
t
ptoedis
t
goeen
t
goedis
t
wh
t
wl
1.
2.
3.
4.
1数据按比例延迟， 4PT绕道， ORP绕道
2数据按比例延迟
3 CLK频率与诠释。反馈
3
4 CLK频率与分机。反馈
(
5 CLK频率最高。切换
6 GLB注册。 CLK， 4 PT绕道前建立时间
7 GLB注册。 CLK到输出延迟， ORP绕道
8 GLB注册。 CLK， 4 PT绕道后保持时间
9 GLB注册。之前的Clk建立时间
10 GLB注册。 CLK到输出延迟
11 GLB注册。 Clk时后保持时间
12分机。复位引脚输出延迟， ORP绕道
13分机。复位脉冲持续时间
14输入到输出使能
15输入到输出禁止
16全球OE输出使能
17全球OE输出禁止
18分机。同步。 CLK脉冲持续时间，高
19分机。同步。 CLK脉冲持续时间，低
180
125
200
3.0
–
0.0
4.0
–
0.0
–
4.0
–
–
–
–
2.5
2.5
250
2.5
–
0.0
3.5
–
0.0
–
3.5
–
–
–
–
2.0
2.0
使用2032E -22
5 FOR
新设计
2.5
–
–
–
–
0.0
–
3.5
3.5
5.0
7.0
7.0
3.5
3.5
–
–
0.0
–
–
–
–
–
2.0
2.0
3.5
)
167
除非另有说明，所有参数均采用四GLBs一个GRP负载， 20 PTXOR路径， ORP和Y0时钟。
请参阅时序模型在此数据表的进一步细节。
标准的16位计数器使用GRP反馈。
参考切换测试条件部分。
表2-0030A / 2032E
5
可编程逻辑器件2032E
在系统可编程
超快高密度PLD
特点
超快高密度的系统内
可编程逻辑
- 1000 PLD门
- 32个I / O引脚，两个专用输入
- 32个寄存器
- 高速全球互联
- 宽输入选通高速计数器，国家
机，地址解码器等
- 小逻辑块大小为随机逻辑
- 100％的功能和JEDEC向上兼容
用可编程逻辑器件2032设备
高性能ê
2
CMOS
技术
—
f
最大
= 225 MHz的最高工作频率
—
t
pd
= 3.5 ns的传播延迟
TTL兼容的输入和输出
- 5V可编程逻辑核心
- ispJTAG 系统内可编程通过IEEE 1149.1
（JTAG）的测试访问端口
- 用户可选择3.3V或5V的I / O （ 48引脚封装）
支持混合电压系统
- PCI兼容输出（ 48引脚封装）
- 漏极开路输出选项
- 电可擦除和可重复编程
- 非易失性
- 未使用的产品长期关机节省电源
可编程逻辑器件提供了以下新增功能
- 提高生产良率，减少时间用于─
市场和提高产品质量
- 重新编程锡焊设备进行快速原型
提供使用和快速的系统的易用性
可编程逻辑器件速度与密度和灵活性
现场可编程门阵列
- 完整的可编程器件可以结合胶
逻辑和结构化设计
- 增强的引脚锁定功能
- 三个专用时钟输入引脚
- 同步和异步时钟
- 可编程的输出压摆率控制，以
最大限度地降低开关噪声
- 灵活的引脚布局
- 优化的全球路由池提供全球
互联
ispDesignEXPERT - 逻辑编译器和COM-
完整的ISP器件设计系统免受高密度脂蛋白
合成THROUGH在系统编程
- 业绩卓越的品质
- 紧密集成了领先的CAE供应商工具
- 提高生产率的时序分析，探索
工具，时序仿真和ispANALYZER
- PC和UNIX平台
功能框图
A0
输出布线区（ ORP ）
输入总线
A2
GLB
逻辑
ARRAY
Q
Q
A5
Q
A3
A4
0139Bisp/2000
描述
所述可编程逻辑器件2032E是一个高密度可编程逻辑
装置。该器件包含32个寄存器， 32万能
I / O引脚，两个专用输入引脚，三个专用
时钟输入引脚，一个专用的全球OE引脚的输入
全球路由池（ GRP ） 。玻璃钢提供的COM
所有这些元素之间的完整的互联互通。
在系统可编程逻辑器件2032E配备5V在系统programmabil-
性和系统诊断功能。在系统可编程逻辑器件
2032E提供的逻辑的非易失性可重编程性
以及互连，以提供真正的可重构
系统。
逻辑的可编程逻辑器件2032E设备上的基本单位是
通用逻辑块（ GLB ） 。该GLBs标记A0，A1
.. A7 （参见图1） 。共有8 GLBs的是
可编程逻辑器件2032E设备。每个GLB是由四个
宏单元。每个GLB有18个输入，一个可编程
与/或/异或阵列，和四个输出从而可以
被配置为任一组合或注册。
投入到GLB来自GRP和专用
输入。所有的GLB的输出被带回了
GRP使得它们可以连接到任何输入
GLB设备上。
该器件还具有32个I / O单元，其每一个是直接
连接到I / O引脚。每个I / O单元可单独
版权所有1999莱迪思半导体公司的所有品牌或产品名称均为其各自所有者的注册商标。此处的规格和信息如有
更改，恕不另行通知。
莱迪思半导体股份有限公司， 5555东北摩尔的Ct 。 ，俄勒冈州希尔斯伯勒97124 ， USA
电话： （ 503 ） 268-8000 ; 1-800- LATTICE ;传真（ 503 ） 268-8556 ; http://www.latticesemi.com
1999年6月
2032e_03
1
输入总线
A1
Q
A6
输出布线区（ ORP ）
全球路由池
（ GRP ）
A7
特定网络阳离子
可编程逻辑器件2032E
功能框图
图1.系统可编程逻辑器件2032E功能框图
GOE 0
输出布线区（ ORP ）
输出布线区（ ORP ）
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
I / O 8
I / O 9
I / O 10
I / O 11
I / O 12
I / O 13
I / O 14
I / O 15
TDI / IN 0
TDO / IN 1
A0
A7
I / O 31
I / O 30
I / O 29
I / O 28
I / O 27
I / O 26
I / O 25
I / O 24
I / O 23
I / O 22
I / O 21
I / O 20
I / O 19
I / O 18
I / O 17
I / O 16
A1
输入总线
A2
A5
A3
A4
TMS
BSCAN
Y0
Y1*
TCK/Y2
注意事项：
* Y1和RESET复用相同的引脚
CLK 0
CLK 1
CLK 2
输入总线
全球路由池
（ GRP ）
A6
0139/2032E
编程是一个组合的输入，输出或双向
双向I / O引脚具有三态控制。的信号电平
是TTL兼容电压和输出驱动器可以
源4 mA或下沉8毫安。每个输出可以亲
独立编程的快或慢的输出压摆率
最大限度地减少整体输出开关噪声。通过连接
在VCCIO引脚共同5V或3.3V电源供电，
I / O的输出电平可以被匹配到5V或3.3V相容
IBLE电压。当连接到5V电源供电， I / O
引脚提供了PCI兼容输出驱动器（ 48引脚器件
只） 。
八GLBs ， 32个I / O单元，两个专用输入和两个
ORPS被连接在一起，使Megablock （见
图1）。八个GLBs的输出端被连接
由ORP的一组32的通用I / O单元的。每一个可编程逻辑器件
2032E装置包含一个Megablock 。
玻璃钢具有作为其输入，从所有的输出
GLBs和所有的来自双向I / O单元的输入端。
所有这些信号被提供给的所述输入端
GLBs 。通过GRP有所延误扳平
尽量减少时序偏差。
在系统可编程逻辑器件2032E设备的时钟都使用选定
专用时钟引脚。三个专用时钟引脚（ Y0，Y1，
Y2）或异步时钟可以在GLB选择
的基础。异步或乘积项时钟可
在任何GLB为自己的时钟产生。
可编程的漏极开路输出
除了标准的输出结构，所述
在系统可编程逻辑器件2032E的输出单独编程来
可燃的，无论是作为一个标准推拉输出或
漏极开路输出。图腾柱输出驱动
指定的VOH和VOL电平，而开漏
输出驱动器只能在指定的卷。上的VOH电平
开漏输出取决于外部负载和
拉。该输出配置由一个亲控制
可编程熔丝。默认配置时
设备是在批量擦除状态是图腾柱结构。
漏极开路/图腾柱的选择是通过选择
该ispDesignEXPERT软件工具。
2
特定网络阳离子
可编程逻辑器件2032E
绝对最大额定值
1
电源电压V
cc
.................................. -0.5至+ 7.0V
输入电压应用........................ -2.5到V
CC
+1.0V
断态输出电压的应用..... -2.5到V
CC
+1.0V
存储温度................................ -65 ℃150℃
情况下的温度。与电源应用.............. -55 125°C
马克斯。结温。 （T
J
）与电源应用... 150℃
1.条件超过了上述“绝对最大额定值”，可能对器件造成永久性损坏。实用
该器件在这些或高于任何其他条件本规范的业务部门所标明的操作
是不是暗示（编程时，遵循编程规范） 。
DC推荐工作条件
符号
参数
电源电压：逻辑核心，输入缓冲器
电源电压：输出驱动器
输入低电压
输入高电压
5V
3.3V
T
A
= 0 ° C至+ 70°C
分钟。
4.75
4.75
3.0
0
2.0
马克斯。
5.25
5.25
3.6
0.8
V
cc
+1
单位
V
V
V
V
V
表2-0005 / 2032E
V
CC
V
CCIO
1
V
IL
V
IH
1. 3.3VI / O操作不适用于44引脚封装。
电容（T
A
= 25 ° C，F = 1.0兆赫）
符号
参数
专用的输入电容
I / O容量
时钟电容
典型值
6
7
10
单位
pf
pf
pf
测试条件
V
CC
= 5.0V, V
IN
= 2.0V
V
CC
= 5.0V, V
I / O
= 2.0V
V
CC
= 5.0V, V
Y
= 2.0V
表2-0006 / 2032E
C
1
C
2
C
3
擦除/重新编程规范
参数
擦除/重写数
最低
10,000
最大
–
单位
周期
表2-0008 / 2032E
3
特定网络阳离子
可编程逻辑器件2032E
开关测试条件
输入脉冲电平
输入上升和下降时间10 ％至90 ％
输入定时基准水平
输出时序参考电平
输出负载
三态水平的测量0.5V
稳态有效电平。
GND到3.0V
1.5纳秒
1.5V
1.5V
见图2
表2-0003 / 2032E
图2.测试负载
+ 5V
R1
设备
产量
R2
CL
*
TEST
点
输出负载条件下（见图2）
测试条件
A
B
高电平有效
低电平有效
高电平到Z
at
V
OH
-0.5V
低电平到Z
at
V
OL
+0.5V
R1
470
∞
470
∞
470
R2
390
390
390
390
390
CL
35pF
35pF
35pF
5pF
5pF
表2 - 0004A
*
CL包括测试夹具和探头电容。
0213A
C
DC电气特性
在推荐工作条件
1
符号
参数
输出低电压
输出高电压
输入或I / O低漏电流
输入或I / O的高漏电
I / O主动上拉电流，非PCI
I / O主动上拉电流， PCI
5
输出短路电流， PCI
5
工作电源电流
I
OL
= 8毫安
I
OH
= -4毫安
0V
≤
V
IN
≤
V
IL
（ MAX 。 ）
(V
CCIO
- 0.2)V
≤
V
IN
≤
V
CCIO
V
CCIO
≤
V
IN
≤
5.25V
0V
≤
V
IN
≤
2.0V
0V
≤
V
IN
≤
2.0V
V
CCIO
= 5.0V或3.3V ，V
OUT
= 0.5V
V
IL
= 0.0V, V
IH
= 3.0V
f
切换
= 1兆赫
-225/-200
OTHERS
条件
分钟。
–
2.4
–
–
–
-10
-10
–
–
–
–
典型值。
3
–
–
–
–
–
–
–
–
–
85
65
MAX 。单位
0.4
–
-10
10
10
-150
-250
-200
-240
–
–
V
V
A
A
A
A
A
mA
mA
mA
mA
V
OL
V
OH
I
IL
I
IH
I
IL - PU
I
OS
1
I
CC
2,4,6
1.
2.
3.
4.
5.
6.
输出短路电流，非PCI V
CCIO
= 5V, V
OUT
= 0.5V
在时间为一秒的最大持续时间的一个输出（Ⅴ
OUT
= 0.5V ） 。其特点，但不是100 ％测试。
使用两个16位计数器Meaured 。
典型值是在V
CC
= 5V和T
A
= 25°C.
在0.0V持有未使用的输入。
在仅48引脚封装。
我最大
CC
广泛地使用特定的设备配置和操作频率而变化。参阅
该数据表的功耗部分和莱迪思半导体的热管理部分
数据手册或CD - ROM来估算最大I
CC
.
表2-0007 / 2032E
4
特定网络阳离子
可编程逻辑器件2032E
外部时序参数
在推荐工作条件
参数
TEST
2
4
#
电导率。
A
A
A
–
–
–
A
–
–
–
–
A
–
B
C
B
C
–
–
描述
1
-225
–
–
225
1
tsu2 + tco1
-200
–
–
200
167
250
2.5
–
3.5
5.5
–
–
–
–
–
–
-180
5.0
7.5
–
–
–
–
4.0
–
–
4.5
–
6.5
–
10.0
10.0
5.0
5.0
–
–
分钟。马克斯。分钟。马克斯。分钟。马克斯。
3.5
5.5
–
–
–
–
2.5
–
–
3.5
–
5.0
–
7.0
7.0
3.5
3.5
–
–
单位
ns
ns
兆赫
兆赫
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
t
pd1
t
pd2
f
最大
f
MAX（分机）
f
MAX（ TOG ）。
t
su1
t
co1
t
h1
t
su2
t
co2
t
h2
t
r1
t
rw1
t
ptoeen
t
ptoedis
t
goeen
t
goedis
t
wh
t
wl
1.
2.
3.
4.
1数据按比例延迟， 4PT绕道， ORP绕道
2数据按比例延迟
3 CLK频率与诠释。反馈
3
4 CLK频率与分机。反馈
(
5 CLK频率最高。切换
6 GLB注册。 CLK， 4 PT绕道前建立时间
7 GLB注册。 CLK到输出延迟， ORP绕道
8 GLB注册。 CLK， 4 PT绕道后保持时间
9 GLB注册。之前的Clk建立时间
10 GLB注册。 CLK到输出延迟
11 GLB注册。 Clk时后保持时间
12分机。复位引脚输出延迟， ORP绕道
13分机。复位脉冲持续时间
14输入到输出使能
15输入到输出禁止
16全球OE输出使能
17全球OE输出禁止
18分机。同步。 CLK脉冲持续时间，高
19分机。同步。 CLK脉冲持续时间，低
180
125
200
3.0
–
0.0
4.0
–
0.0
–
4.0
–
–
–
–
2.5
2.5
250
2.5
–
0.0
3.5
–
0.0
–
3.5
–
–
–
–
2.0
2.0
使用2032E -22
5 FOR
新设计
2.5
–
–
–
–
0.0
–
3.5
3.5
5.0
7.0
7.0
3.5
3.5
–
–
0.0
–
–
–
–
–
2.0
2.0
3.5
)
167
除非另有说明，所有参数均采用四GLBs一个GRP负载， 20 PTXOR路径， ORP和Y0时钟。
请参阅时序模型在此数据表的进一步细节。
标准的16位计数器使用GRP反馈。
参考切换测试条件部分。
表2-0030A / 2032E
5
可编程逻辑器件2032E
在系统可编程
超快高密度PLD
特点
超快高密度的系统内
可编程逻辑
- 1000 PLD门
- 32个I / O引脚，两个专用输入
- 32个寄存器
- 高速全球互联
- 宽输入选通高速计数器，国家
机，地址解码器等
- 小逻辑块大小为随机逻辑
- 100％的功能和JEDEC向上兼容
用可编程逻辑器件2032设备
高性能ê
2
CMOS
技术
—
f
最大
= 225 MHz的最高工作频率
—
t
pd
= 3.5 ns的传播延迟
TTL兼容的输入和输出
- 5V可编程逻辑核心
- ispJTAG 系统内可编程通过IEEE 1149.1
（JTAG）的测试访问端口
- 用户可选择3.3V或5V的I / O （ 48引脚封装）
支持混合电压系统
- PCI兼容输出（ 48引脚封装）
- 漏极开路输出选项
- 电可擦除和可重复编程
- 非易失性
- 未使用的产品长期关机节省电源
可编程逻辑器件提供了以下新增功能
- 提高生产良率，减少时间用于─
市场和提高产品质量
- 重新编程锡焊设备进行快速原型
提供使用和快速的系统的易用性
可编程逻辑器件速度与密度和灵活性
现场可编程门阵列
- 完整的可编程器件可以结合胶
逻辑和结构化设计
- 增强的引脚锁定功能
- 三个专用时钟输入引脚
- 同步和异步时钟
- 可编程的输出压摆率控制，以
最大限度地降低开关噪声
- 灵活的引脚布局
- 优化的全球路由池提供全球
互联
ispDesignEXPERT - 逻辑编译器和COM-
完整的ISP器件设计系统免受高密度脂蛋白
合成THROUGH在系统编程
- 业绩卓越的品质
- 紧密集成了领先的CAE供应商工具
- 提高生产率的时序分析，探索
工具，时序仿真和ispANALYZER
- PC和UNIX平台
功能框图
A0
输出布线区（ ORP ）
输入总线
A2
GLB
逻辑
ARRAY
Q
Q
A5
Q
A3
A4
0139Bisp/2000
描述
所述可编程逻辑器件2032E是一个高密度可编程逻辑
装置。该器件包含32个寄存器， 32万能
I / O引脚，两个专用输入引脚，三个专用
时钟输入引脚，一个专用的全球OE引脚的输入
全球路由池（ GRP ） 。玻璃钢提供的COM
所有这些元素之间的完整的互联互通。
在系统可编程逻辑器件2032E配备5V在系统programmabil-
性和系统诊断功能。在系统可编程逻辑器件
2032E提供的逻辑的非易失性可重编程性
以及互连，以提供真正的可重构
系统。
逻辑的可编程逻辑器件2032E设备上的基本单位是
通用逻辑块（ GLB ） 。该GLBs标记A0，A1
.. A7 （参见图1） 。共有8 GLBs的是
可编程逻辑器件2032E设备。每个GLB是由四个
宏单元。每个GLB有18个输入，一个可编程
与/或/异或阵列，和四个输出从而可以
被配置为任一组合或注册。
投入到GLB来自GRP和专用
输入。所有的GLB的输出被带回了
GRP使得它们可以连接到任何输入
GLB设备上。
该器件还具有32个I / O单元，其每一个是直接
连接到I / O引脚。每个I / O单元可单独
版权所有1999莱迪思半导体公司的所有品牌或产品名称均为其各自所有者的注册商标。此处的规格和信息如有
更改，恕不另行通知。
莱迪思半导体股份有限公司， 5555东北摩尔的Ct 。 ，俄勒冈州希尔斯伯勒97124 ， USA
电话： （ 503 ） 268-8000 ; 1-800- LATTICE ;传真（ 503 ） 268-8556 ; http://www.latticesemi.com
1999年6月
2032e_03
1
输入总线
A1
Q
A6
输出布线区（ ORP ）
全球路由池
（ GRP ）
A7
特定网络阳离子
可编程逻辑器件2032E
功能框图
图1.系统可编程逻辑器件2032E功能框图
GOE 0
输出布线区（ ORP ）
输出布线区（ ORP ）
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
I / O 8
I / O 9
I / O 10
I / O 11
I / O 12
I / O 13
I / O 14
I / O 15
TDI / IN 0
TDO / IN 1
A0
A7
I / O 31
I / O 30
I / O 29
I / O 28
I / O 27
I / O 26
I / O 25
I / O 24
I / O 23
I / O 22
I / O 21
I / O 20
I / O 19
I / O 18
I / O 17
I / O 16
A1
输入总线
A2
A5
A3
A4
TMS
BSCAN
Y0
Y1*
TCK/Y2
注意事项：
* Y1和RESET复用相同的引脚
CLK 0
CLK 1
CLK 2
输入总线
全球路由池
（ GRP ）
A6
0139/2032E
编程是一个组合的输入，输出或双向
双向I / O引脚具有三态控制。的信号电平
是TTL兼容电压和输出驱动器可以
源4 mA或下沉8毫安。每个输出可以亲
独立编程的快或慢的输出压摆率
最大限度地减少整体输出开关噪声。通过连接
在VCCIO引脚共同5V或3.3V电源供电，
I / O的输出电平可以被匹配到5V或3.3V相容
IBLE电压。当连接到5V电源供电， I / O
引脚提供了PCI兼容输出驱动器（ 48引脚器件
只） 。
八GLBs ， 32个I / O单元，两个专用输入和两个
ORPS被连接在一起，使Megablock （见
图1）。八个GLBs的输出端被连接
由ORP的一组32的通用I / O单元的。每一个可编程逻辑器件
2032E装置包含一个Megablock 。
玻璃钢具有作为其输入，从所有的输出
GLBs和所有的来自双向I / O单元的输入端。
所有这些信号被提供给的所述输入端
GLBs 。通过GRP有所延误扳平
尽量减少时序偏差。
在系统可编程逻辑器件2032E设备的时钟都使用选定
专用时钟引脚。三个专用时钟引脚（ Y0，Y1，
Y2）或异步时钟可以在GLB选择
的基础。异步或乘积项时钟可
在任何GLB为自己的时钟产生。
可编程的漏极开路输出
除了标准的输出结构，所述
在系统可编程逻辑器件2032E的输出单独编程来
可燃的，无论是作为一个标准推拉输出或
漏极开路输出。图腾柱输出驱动
指定的VOH和VOL电平，而开漏
输出驱动器只能在指定的卷。上的VOH电平
开漏输出取决于外部负载和
拉。该输出配置由一个亲控制
可编程熔丝。默认配置时
设备是在批量擦除状态是图腾柱结构。
漏极开路/图腾柱的选择是通过选择
该ispDesignEXPERT软件工具。
2
特定网络阳离子
可编程逻辑器件2032E
绝对最大额定值
1
电源电压V
cc
.................................. -0.5至+ 7.0V
输入电压应用........................ -2.5到V
CC
+1.0V
断态输出电压的应用..... -2.5到V
CC
+1.0V
存储温度................................ -65 ℃150℃
情况下的温度。与电源应用.............. -55 125°C
马克斯。结温。 （T
J
）与电源应用... 150℃
1.条件超过了上述“绝对最大额定值”，可能对器件造成永久性损坏。实用
该器件在这些或高于任何其他条件本规范的业务部门所标明的操作
是不是暗示（编程时，遵循编程规范） 。
DC推荐工作条件
符号
参数
电源电压：逻辑核心，输入缓冲器
电源电压：输出驱动器
输入低电压
输入高电压
5V
3.3V
T
A
= 0 ° C至+ 70°C
分钟。
4.75
4.75
3.0
0
2.0
马克斯。
5.25
5.25
3.6
0.8
V
cc
+1
单位
V
V
V
V
V
表2-0005 / 2032E
V
CC
V
CCIO
1
V
IL
V
IH
1. 3.3VI / O操作不适用于44引脚封装。
电容（T
A
= 25 ° C，F = 1.0兆赫）
符号
参数
专用的输入电容
I / O容量
时钟电容
典型值
6
7
10
单位
pf
pf
pf
测试条件
V
CC
= 5.0V, V
IN
= 2.0V
V
CC
= 5.0V, V
I / O
= 2.0V
V
CC
= 5.0V, V
Y
= 2.0V
表2-0006 / 2032E
C
1
C
2
C
3
擦除/重新编程规范
参数
擦除/重写数
最低
10,000
最大
–
单位
周期
表2-0008 / 2032E
3
特定网络阳离子
可编程逻辑器件2032E
开关测试条件
输入脉冲电平
输入上升和下降时间10 ％至90 ％
输入定时基准水平
输出时序参考电平
输出负载
三态水平的测量0.5V
稳态有效电平。
GND到3.0V
1.5纳秒
1.5V
1.5V
见图2
表2-0003 / 2032E
图2.测试负载
+ 5V
R1
设备
产量
R2
CL
*
TEST
点
输出负载条件下（见图2）
测试条件
A
B
高电平有效
低电平有效
高电平到Z
at
V
OH
-0.5V
低电平到Z
at
V
OL
+0.5V
R1
470
∞
470
∞
470
R2
390
390
390
390
390
CL
35pF
35pF
35pF
5pF
5pF
表2 - 0004A
*
CL包括测试夹具和探头电容。
0213A
C
DC电气特性
在推荐工作条件
1
符号
参数
输出低电压
输出高电压
输入或I / O低漏电流
输入或I / O的高漏电
I / O主动上拉电流，非PCI
I / O主动上拉电流， PCI
5
输出短路电流， PCI
5
工作电源电流
I
OL
= 8毫安
I
OH
= -4毫安
0V
≤
V
IN
≤
V
IL
（ MAX 。 ）
(V
CCIO
- 0.2)V
≤
V
IN
≤
V
CCIO
V
CCIO
≤
V
IN
≤
5.25V
0V
≤
V
IN
≤
2.0V
0V
≤
V
IN
≤
2.0V
V
CCIO
= 5.0V或3.3V ，V
OUT
= 0.5V
V
IL
= 0.0V, V
IH
= 3.0V
f
切换
= 1兆赫
-225/-200
OTHERS
条件
分钟。
–
2.4
–
–
–
-10
-10
–
–
–
–
典型值。
3
–
–
–
–
–
–
–
–
–
85
65
MAX 。单位
0.4
–
-10
10
10
-150
-250
-200
-240
–
–
V
V
A
A
A
A
A
mA
mA
mA
mA
V
OL
V
OH
I
IL
I
IH
I
IL - PU
I
OS
1
I
CC
2,4,6
1.
2.
3.
4.
5.
6.
输出短路电流，非PCI V
CCIO
= 5V, V
OUT
= 0.5V
在时间为一秒的最大持续时间的一个输出（Ⅴ
OUT
= 0.5V ） 。其特点，但不是100 ％测试。
使用两个16位计数器Meaured 。
典型值是在V
CC
= 5V和T
A
= 25°C.
在0.0V持有未使用的输入。
在仅48引脚封装。
我最大
CC
广泛地使用特定的设备配置和操作频率而变化。参阅
该数据表的功耗部分和莱迪思半导体的热管理部分
数据手册或CD - ROM来估算最大I
CC
.
表2-0007 / 2032E
4
特定网络阳离子
可编程逻辑器件2032E
外部时序参数
在推荐工作条件
参数
TEST
2
4
#
电导率。
A
A
A
–
–
–
A
–
–
–
–
A
–
B
C
B
C
–
–
描述
1
-225
–
–
225
1
tsu2 + tco1
-200
–
–
200
167
250
2.5
–
3.5
5.5
–
–
–
–
–
–
-180
5.0
7.5
–
–
–
–
4.0
–
–
4.5
–
6.5
–
10.0
10.0
5.0
5.0
–
–
分钟。马克斯。分钟。马克斯。分钟。马克斯。
3.5
5.5
–
–
–
–
2.5
–
–
3.5
–
5.0
–
7.0
7.0
3.5
3.5
–
–
单位
ns
ns
兆赫
兆赫
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
t
pd1
t
pd2
f
最大
f
MAX（分机）
f
MAX（ TOG ）。
t
su1
t
co1
t
h1
t
su2
t
co2
t
h2
t
r1
t
rw1
t
ptoeen
t
ptoedis
t
goeen
t
goedis
t
wh
t
wl
1.
2.
3.
4.
1数据按比例延迟， 4PT绕道， ORP绕道
2数据按比例延迟
3 CLK频率与诠释。反馈
3
4 CLK频率与分机。反馈
(
5 CLK频率最高。切换
6 GLB注册。 CLK， 4 PT绕道前建立时间
7 GLB注册。 CLK到输出延迟， ORP绕道
8 GLB注册。 CLK， 4 PT绕道后保持时间
9 GLB注册。之前的Clk建立时间
10 GLB注册。 CLK到输出延迟
11 GLB注册。 Clk时后保持时间
12分机。复位引脚输出延迟， ORP绕道
13分机。复位脉冲持续时间
14输入到输出使能
15输入到输出禁止
16全球OE输出使能
17全球OE输出禁止
18分机。同步。 CLK脉冲持续时间，高
19分机。同步。 CLK脉冲持续时间，低
180
125
200
3.0
–
0.0
4.0
–
0.0
–
4.0
–
–
–
–
2.5
2.5
250
2.5
–
0.0
3.5
–
0.0
–
3.5
–
–
–
–
2.0
2.0
使用2032E -22
5 FOR
新设计
2.5
–
–
–
–
0.0
–
3.5
3.5
5.0
7.0
7.0
3.5
3.5
–
–
0.0
–
–
–
–
–
2.0
2.0
3.5
)
167
除非另有说明，所有参数均采用四GLBs一个GRP负载， 20 PTXOR路径， ORP和Y0时钟。
请参阅时序模型在此数据表的进一步细节。
标准的16位计数器使用GRP反馈。
参考切换测试条件部分。
表2-0030A / 2032E
5
可编程逻辑器件2032E
在系统可编程
超快高密度PLD
特点
超快高密度的系统内
可编程逻辑
- 1000 PLD门
- 32个I / O引脚，两个专用输入
- 32个寄存器
- 高速全球互联
- 宽输入选通高速计数器，国家
机，地址解码器等
- 小逻辑块大小为随机逻辑
- 100％的功能和JEDEC向上兼容
用可编程逻辑器件2032设备
高性能ê
2
CMOS
技术
—
f
最大
= 225 MHz的最高工作频率
—
t
pd
= 3.5 ns的传播延迟
TTL兼容的输入和输出
- 5V可编程逻辑核心
- ispJTAG 系统内可编程通过IEEE 1149.1
（JTAG）的测试访问端口
- 用户可选择3.3V或5V的I / O （ 48引脚封装）
支持混合电压系统
- PCI兼容输出（ 48引脚封装）
- 漏极开路输出选项
- 电可擦除和可重复编程
- 非易失性
- 未使用的产品长期关机节省电源
可编程逻辑器件提供了以下新增功能
- 提高生产良率，减少时间用于─
市场和提高产品质量
- 重新编程锡焊设备进行快速原型
提供使用和快速的系统的易用性
可编程逻辑器件速度与密度和灵活性
现场可编程门阵列
- 完整的可编程器件可以结合胶
逻辑和结构化设计
- 增强的引脚锁定功能
- 三个专用时钟输入引脚
- 同步和异步时钟
- 可编程的输出压摆率控制，以
最大限度地降低开关噪声
- 灵活的引脚布局
- 优化的全球路由池提供全球
互联
功能框图
A0
输出布线区（ ORP ）
输入总线
A2
GLB
逻辑
ARRAY
Q
Q
A5
Q
A3
A4
0139Bisp/2000
描述
所述可编程逻辑器件2032E是一个高密度可编程逻辑
装置。该器件包含32个寄存器， 32万能
I / O引脚，两个专用输入引脚，三个专用
时钟输入引脚，一个专用的全球OE引脚的输入
全球路由池（ GRP ） 。玻璃钢提供的COM
所有这些元素之间的完整的互联互通。
在系统可编程逻辑器件2032E配备5V在系统programmabil-
性和系统诊断功能。在系统可编程逻辑器件
2032E提供的逻辑的非易失性可重编程性
以及互连，以提供真正的可重构
系统。
逻辑的可编程逻辑器件2032E设备上的基本单位是
通用逻辑块（ GLB ） 。该GLBs标记A0，A1
.. A7 （参见图1） 。共有8 GLBs的是
可编程逻辑器件2032E设备。每个GLB是由四个
宏单元。每个GLB有18个输入，一个可编程
与/或/异或阵列，和四个输出从而可以
被配置为任一组合或注册。
投入到GLB来自GRP和专用
输入。所有的GLB的输出被带回了
GRP使得它们可以连接到任何输入
GLB设备上。
该器件还具有32个I / O单元，其每一个是直接
连接到I / O引脚。每个I / O单元可单独
版权所有2003莱迪思半导体公司的所有品牌或产品名称均为其各自所有者的注册商标。此处的规格和信息如有
更改，恕不另行通知。
莱迪思半导体股份有限公司， 5555东北摩尔的Ct 。 ，俄勒冈州希尔斯伯勒97124 ， USA
电话： （ 503 ） 268-8000 ; 1-800- LATTICE ;传真（ 503 ） 268-8556 ; http://www.latticesemi.com
2003年11月
2032e_05
1
输入总线
A1
Q
A6
输出布线区（ ORP ）
全球路由池
（ GRP ）
A7
特定网络阳离子
可编程逻辑器件2032E
功能框图
图1.系统可编程逻辑器件2032E功能框图
GOE 0
输出布线区（ ORP ）
输出布线区（ ORP ）
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
I / O 8
I / O 9
I / O 10
I / O 11
I / O 12
I / O 13
I / O 14
I / O 15
TDI / IN 0
TDO / IN 1
A0
A7
I / O 31
I / O 30
I / O 29
I / O 28
I / O 27
I / O 26
I / O 25
I / O 24
I / O 23
I / O 22
I / O 21
I / O 20
I / O 19
I / O 18
I / O 17
I / O 16
A1
输入总线
A2
A5
A3
A4
TMS
BSCAN
Y0
Y1*
TCK/Y2
注意事项：
* Y1和RESET复用相同的引脚
CLK 0
CLK 1
CLK 2
输入总线
全球路由池
（ GRP ）
A6
0139/2032E
编程是一个组合的输入，输出或双向
双向I / O引脚具有三态控制。的信号电平
是TTL兼容电压和输出驱动器可以
源4 mA或下沉8毫安。每个输出可以亲
独立编程的快或慢的输出压摆率
最大限度地减少整体输出开关噪声。通过连接
在VCCIO引脚共同5V或3.3V电源供电，
I / O的输出电平可以被匹配到5V或3.3V相容
IBLE电压。当连接到5V电源供电， I / O
引脚提供了PCI兼容输出驱动器（ 48引脚器件
只） 。
八GLBs ， 32个I / O单元，两个专用输入和两个
ORPS被连接在一起，使Megablock （见
图1）。八个GLBs的输出端被连接
由ORP的一组32的通用I / O单元的。每一个可编程逻辑器件
2032E装置包含一个Megablock 。
玻璃钢具有作为其输入，从所有的输出
GLBs和所有的来自双向I / O单元的输入端。
所有这些信号被提供给的所述输入端
GLBs 。通过GRP有所延误扳平
尽量减少时序偏差。
在系统可编程逻辑器件2032E设备的时钟都使用选定
专用时钟引脚。三个专用时钟引脚（ Y0，Y1，
Y2）或异步时钟可以在GLB选择
的基础。异步或乘积项时钟可
在任何GLB为自己的时钟产生。
可编程的漏极开路输出
除了标准的输出结构，所述
在系统可编程逻辑器件2032E的输出单独编程来
可燃的，无论是作为一个标准推拉输出或
漏极开路输出。图腾柱输出驱动
指定的VOH和VOL电平，而开漏
输出驱动器只能在指定的卷。上的VOH电平
开漏输出取决于外部负载和
拉。该输出配置由一个亲控制
可编程熔丝。默认配置时
设备是在批量擦除状态是图腾柱结构。
漏极开路/图腾柱的选择是通过选择
莱迪思的软件工具。
2
特定网络阳离子
可编程逻辑器件2032E
绝对最大额定值
1
电源电压V
cc
.................................. -0.5至+ 7.0V
输入电压应用........................ -2.5到V
CC
+1.0V
断态输出电压的应用..... -2.5到V
CC
+1.0V
存储温度................................ -65 ℃150℃
情况下的温度。与电源应用.............. -55 125°C
马克斯。结温。 （T
J
）与电源应用... 150℃
1.条件超过了上述“绝对最大额定值”，可能对器件造成永久性损坏。实用
该器件在这些或高于任何其他条件本规范的业务部门所标明的操作
是不是暗示（编程时，遵循编程规范） 。
DC推荐工作条件
符号
参数
电源电压：逻辑核心，输入缓冲器
电源电压：输出驱动器
输入低电压
输入高电压
5V
3.3V
T
A
= 0 ° C至+ 70°C
分钟。
4.75
4.75
3.0
0
2.0
马克斯。
5.25
5.25
3.6
0.8
V
cc
+1
单位
V
V
V
V
V
表2-0005 / 2032E
V
CC
V
CCIO
1
V
IL
V
IH
1. 3.3VI / O操作不适用于44引脚封装。
电容（T
A
= 25 ° C，F = 1.0兆赫）
符号
参数
专用的输入电容
I / O容量
时钟电容
典型值
6
7
10
单位
pf
pf
pf
测试条件
V
CC
= 5.0V, V
IN
= 2.0V
V
CC
= 5.0V, V
I / O
= 2.0V
V
CC
= 5.0V, V
Y
= 2.0V
表2-0006 / 2032E
C
1
C
2
C
3
擦除/重新编程规范
参数
擦除/重写数
最低
10,000
最大
–
单位
周期
表2-0008 / 2032E
3
特定网络阳离子
可编程逻辑器件2032E
开关测试条件
输入脉冲电平
输入上升和下降时间10 ％至90 ％
输入定时基准水平
输出时序参考电平
输出负载
三态水平的测量0.5V
稳态有效电平。
GND到3.0V
1.5纳秒
1.5V
1.5V
见图2
表2-0003 / 2032E
图2.测试负载
+ 5V
R1
设备
产量
R2
CL
*
TEST
点
输出负载条件下（见图2）
测试条件
A
B
高电平有效
低电平有效
高电平到Z
at
V
OH
-0.5V
低电平到Z
at
V
OL
+0.5V
R1
470
∞
470
∞
470
R2
390
390
390
390
390
CL
35pF
35pF
35pF
5pF
5pF
表2 - 0004A
*
CL包括测试夹具和探头电容。
0213A
C
DC电气特性
在推荐工作条件
1
符号
参数
输出低电压
输出高电压
输入或I / O低漏电流
输入或I / O的高漏电
I / O主动上拉电流，非PCI
I / O主动上拉电流， PCI
5
输出短路电流， PCI
5
工作电源电流
I
OL
= 8毫安
I
OH
= -4毫安
0V
≤
V
IN
≤
V
IL
（ MAX 。 ）
(V
CCIO
- 0.2)V
≤
V
IN
≤
V
CCIO
V
CCIO
≤
V
IN
≤
5.25V
0V
≤
V
IN
≤
2.0V
0V
≤
V
IN
≤
2.0V
V
CCIO
= 5.0V或3.3V ，V
OUT
= 0.5V
V
IL
= 0.0V, V
IH
= 3.0V
f
切换
= 1兆赫
-225/-200
OTHERS
条件
分钟。
–
2.4
–
–
–
-10
-10
–
–
–
–
典型值。
3
–
–
–
–
–
–
–
–
–
85
65
MAX 。单位
0.4
–
-10
10
10
-150
-250
-200
-240
–
–
V
V
A
A
A
A
A
mA
mA
mA
mA
V
OL
V
OH
I
IL
I
IH
I
IL - PU
I
OS
1
I
CC
2,4,6
1.
2.
3.
4.
5.
6.
输出短路电流，非PCI V
CCIO
= 5V, V
OUT
= 0.5V
在时间为一秒的最大持续时间的一个输出（Ⅴ
OUT
= 0.5V ） 。其特点，但不是100 ％测试。
使用两个16位计数器Meaured 。
典型值是在V
CC
= 5V和T
A
= 25°C.
在0.0V持有未使用的输入。
在仅48引脚封装。
我最大
CC
广泛地使用特定的设备配置和操作频率而变化。参阅
该数据表的功耗部分和莱迪思半导体的热管理部分
数据手册或CD - ROM来估算最大I
CC
.
表2-0007 / 2032E
4
特定网络阳离子
可编程逻辑器件2032E
外部时序参数
在推荐工作条件
参数
TEST
2
4
#
电导率。
A
A
A
–
–
–
A
–
–
–
–
A
–
B
C
B
C
–
–
描述
1
-225
–
–
225
1
tsu2 + tco1
-200
–
–
200
167
250
2.5
–
3.5
5.5
–
–
–
–
–
-180
5.0
7.5
–
–
–
–
4.0
–
–
4.5
–
6.5
–
10.0
10.0
5.0
5.0
–
–
分钟。马克斯。分钟。马克斯。分钟。马克斯。
3.5
5.5
–
–
–
–
2.5
–
–
3.5
–
5.0
–
7.0
7.0
3.5
3.5
–
–
单位
ns
ns
兆赫
兆赫
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
t
pd1
t
pd2
f
最大
f
MAX（分机）
f
MAX（ TOG ）。
t
su1
t
co1
t
h1
t
su2
t
co2
t
h2
t
r1
t
rw1
t
ptoeen
t
ptoedis
t
goeen
t
goedis
t
wh
t
wl
1.
2.
3.
4.
1数据按比例延迟， 4PT绕道， ORP绕道
2数据按比例延迟
3 CLK频率与诠释。反馈
3
4 CLK频率与分机。反馈
(
5 CLK频率最高。切换
6 GLB注册。 CLK， 4 PT绕道前建立时间
7 GLB注册。 CLK到输出延迟， ORP绕道
8 GLB注册。 CLK， 4 PT绕道后保持时间
9 GLB注册。之前的Clk建立时间
10 GLB注册。 CLK到输出延迟
11 GLB注册。 Clk时后保持时间
12分机。复位引脚输出延迟， ORP绕道
13分机。复位脉冲持续时间
14输入到输出使能
15输入到输出禁止
16全球OE输出使能
17全球OE输出禁止
18分机。同步。 CLK脉冲持续时间，高
19分机。同步。 CLK脉冲持续时间，低
180
125
200
3.0
–
0.0
4.0
–
0.0
–
4.0
–
–
–
–
2.5
2.5
250
2.5
–
0.0
3.5
–
0.0
–
3.5
–
–
–
–
2.0
2.0
使用2032E -22
5 FOR
新设计
–
2.5
–
–
–
–
0.0
–
3.5
3.5
5.0
7.0
7.0
3.5
3.5
–
–
0.0
–
3.5
–
–
–
–
2.0
2.0
)
167
除非另有说明，所有参数均采用四GLBs一个GRP负载， 20 PTXOR路径， ORP和Y0时钟。
请参阅时序模型在此数据表的进一步细节。
标准的16位计数器使用GRP反馈。
参考切换测试条件部分。
表2-0030A / 2032E
5
QQ：2881677436 复制
