可编程逻辑器件1016EA
在系统可编程高密度PLD
特点
高密度可编程逻辑
- 2000 PLD门
- 32个I / O引脚，一个专用的输入
- 96寄存器
- 高速全球互联
- 宽输入选通高速计数器，国家
机，地址解码器等
- 小逻辑块大小为随机逻辑
- 功能兼容系统可编程逻辑器件1016E
新功能
100 ％的IEEE 1149.1边界扫描可测试
- ispJTAG 系统内可编程通过IEEE 1149.1
（JTAG）的测试访问端口
- 用户可选择3.3V或5V的I / O支持混色器
系统电压（V
CCIO
针）
- 漏极开路输出选项
高性能é
2
CMOS
技术
—
f
最大
= 200 MHz的最高工作频率
—
t
pd
= 4.5 ns的传播延迟
TTL兼容的输入和输出
- 电可擦除和可重复编程
- 非易失性
- 100％测试在制造时
- 未使用的产品长期关机节省电源
在系统可编程
- 提高生产良率，减少时间用于─
市场和提高产品质量
- 重新编程锡焊设备的快速原型
提供使用和快速的系统的易用性
可编程逻辑器件速度与密度和灵活性
现场可编程门阵列
- 完整的可编程器件可以结合胶
逻辑和结构化设计
- 增强的引脚锁定功能
- 三个专用时钟输入引脚
- 同步和异步时钟
- 可编程的输出压摆率控制，以
最大限度地降低开关噪声
- 灵活的引脚布局
- 优化的全球路由池提供全球
互联
ispDesignEXPERT - 逻辑编译器和COM-
完整的ISP器件设计系统免受高密度脂蛋白
合成THROUGH在系统编程
- 业绩卓越的品质
- 紧密集成了领先的CAE供应商工具
- 提高生产率的时序分析，探索
工具，时序仿真和ispANALYZER
- PC和UNIX平台
功能框图
A0
B7
B5
GLB
B4
B3
Q
输出路由池
A2
A3
A4
A5
A6
A7
逻辑
ARRAY
Q
Q
B2
B1
全球路由池（ GRP ）
B0
CLK
0139C/1016EA
描述
所述可编程逻辑器件1016EA是一个高密度可编程
含96寄存器， 32通用I / O逻辑器件
引脚，一个专用输入引脚，两个专用时钟输入
引脚，一个全球OE输入引脚和一个全球路由池
（ GRP ） 。玻璃钢提供完整的互连互通
与所有这些元素。在系统可编程逻辑器件1016EA为特色的
Tures的5V在系统可编程（ ISP ），并在系统
通过IEEE 1149.1测试访问诊断功能
端口。在系统可编程逻辑器件1016EA提供非易失性
逻辑的可重编程，以及在互连
NECT提供真正的可重构系统。功能性
在系统可编程逻辑器件1016架构的超集，在系统可编程逻辑器件
1016EA设备增加了用户可选择的3.3V或5V的I / O和
漏极开路输出选项。
逻辑的可编程逻辑器件1016EA设备上的基本单位是
通用逻辑块（ GLB ） 。该GLBs被标记为A0 ，
A 1 ... B7 （图1） 。共有16 GLBs中是
可编程逻辑器件1016EA设备。每个GLB有18个输入，
可编程与/或/异或阵列，和四
可配置的输出是任combinato-
里亚尔或注册。输入到GLB来自GRP
和一个专用的输入端。所有的GLB的输出被带到
回GRP使得它们可以连接到
任何其他GLB的设备上的投入。
版权所有2000莱迪思半导体公司的所有品牌或产品名称均为其各自所有者的注册商标。此处的规格和信息如有
更改，恕不另行通知。
莱迪思半导体股份有限公司， 5555东北摩尔的Ct 。 ，俄勒冈州希尔斯伯勒97124 ， USA
电话： （ 503 ） 268-8000 ; 1-800- LATTICE ;传真（ 503 ） 268-8556 ; http://www.latticesemi.com
2000年6月
1016ea_01
1
输出路由池
A1
Q
B6
特定网络阳离子
可编程逻辑器件1016EA
功能框图
图1.系统可编程逻辑器件1016EA功能框图
VCCIO
通用
逻辑块
（ GLBs ）
GOE 0
B7
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
I / O 8
I / O 9
I / O 10
I / O 11
I / O 12
I / O 13
I / O 14
I / O 15
A0
A1
B6
I / O 31
I / O 30
I / O 29
I / O 28
输出布线区（ ORP ）
B5
B4
B3
B2
B1
B0
输出布线区（ ORP ）
输入总线
A3
A4
A5
A6
A7
全球
路由
池
（ GRP ）
lnput巴士
A2
I / O 27
I / O 26
I / O 25
I / O 24
I / O 23
I / O 22
I / O 21
I / O 20
I / O 19
I / O 18
I / O 17
I / O 16
TDI
TDO
TMS
TCK
Megablock
时钟
分配
网
CLK 0
CLK 1
CLK 2
IOCLK 0
IOCLK 1
*注： Y1和
RESET
复用相同的引脚
该器件还具有32个I / O单元，其每一个是直接
连接到I / O引脚。每个I / O单元可单独
编程为组合输入，登记
输入，锁存输入，输出或双向
I / O引脚具有三态控制。信号电平为TTL
兼容电压和输出驱动器可以源
2mA或下沉8毫安。每个输出可被编程
独立的快或慢的输出压摆率，以迷你
迈兹整体输出开关噪声。由conneting的
VCCIO引脚为通用的5V或3.3V电源，I / O
输出电平可以被匹配到5V或3.3V兼容
电压。
八GLBs ， 16个I / O单元，一个专用的输入（如果可用）
和一种氧化还原电位被连接在一起，使
Megablock （参见图1） 。八个GLBs的输出
被连接到由一组16个通用I / O单元的
ORP 。每一个可编程逻辑器件1016EA设备包含两个
Megablocks 。
玻璃钢具有作为它的输入，从所有的输出
GLBs和所有的来自双向I / O单元的输入端。
所有这些信号被提供给的所述输入端
GLBs 。通过GRP有所延误扳平
尽量减少时序偏差。
在系统可编程逻辑器件1016EA设备的时钟都采用精选
时钟分配网络。两个专用时钟引脚
（Y0和Y1）被带入分配网络，并
5个时钟输出（ CLK 0 ， CLK 1 ， CLK 2 ， IOCLK 0
IOCLK 1）被提供给路由时钟的GLBs和
I / O单元。时钟分配网络，也可以
从在系统可编程逻辑器件专门的时钟GLB （ B0驱动
1016EA设备）。本GLB的逻辑允许用户
从内部的组合创建一个内部时钟
在装置内的信号。
可编程的漏极开路输出
除了标准的输出结构，所述
在系统可编程逻辑器件1016EA的输出单独编程来
可燃的，无论是作为一个标准推拉输出或
漏极开路输出。图腾柱输出驱动
指定的VOH和VOL电平，而开漏
输出驱动器只能在指定的卷。上的VOH电平
开漏输出取决于外部负载和
拉。该输出配置由一个亲控制
可编程熔丝。默认配置时
设备是在批量擦除状态是图腾柱结构。
漏极开路/图腾柱的选择是通过选择
该ispDesignEXPERT软件工具。
2
Y0
Y1/RESET*
0139/1016EA
特定网络阳离子
可编程逻辑器件1016EA
绝对最大额定值
1
电源电压V
CC
................................ -0.5至+ 7.0V
输入电压应用........................ -2.5到V
CC
+1.0V
断态输出电压的应用..... -2.5到V
CC
+1.0V
存储温度................................ -65 ℃150℃
情况下的温度。与电源应用.............. -55 125°C
马克斯。结温。 （T
J
）与电源应用... 150℃
1.条件超过了上述“绝对最大额定值”，可能对器件造成永久性损坏。实用
该器件在这些或高于任何其他条件本规范的业务部门所标明的操作
是不是暗示（编程时，遵循编程规范） 。
DC推荐工作条件
符号
参数
电源电压
电源电压：输出驱动器
输入低电压
输入高电压
广告
5V
3.3V
T
A
= 0 ° C至+ 70°C
分钟。
4.75
4.75
3.0
0
2.0
马克斯。
5.25
5.25
3.6
0.8
V
cc
+1
单位
V
V
V
V
V
V
CC
V
CCIO
V
IL
V
IH
表2-0005 / 1016EA
电容（T
A
=25
o
C，F = 1.0兆赫）
符号
参数
专用输入， I / O， Y1 ， Y2 ， Y3 ，时钟电容
（商业）
Y0时钟电容
典型
8
10
单位
pf
pf
测试条件
V
CC
= 5.0V, V
针
= 2.0V
V
CC
= 5.0V, V
针
= 2.0V
表2-0006 / 1016EA
C
1
C
2
擦除/重新编程规范
参数
擦除/重写数
最低
10000
最大
—
单位
周期
表2-0008 / 1016EA
4
可编程逻辑器件1016EA
在系统可编程高密度PLD
特点
高密度可编程逻辑
- 2000 PLD门
- 32个I / O引脚，一个专用的输入
- 96寄存器
- 高速全球互联
- 宽输入选通高速计数器，国家
机，地址解码器等
- 小逻辑块大小为随机逻辑
- 功能兼容系统可编程逻辑器件1016E
新功能
100 ％的IEEE 1149.1边界扫描可测试
- ispJTAG 系统内可编程通过IEEE 1149.1
（JTAG）的测试访问端口
- 用户可选择3.3V或5V的I / O支持混色器
系统电压（V
CCIO
针）
- 漏极开路输出选项
高性能é
2
CMOS
技术
—
f
最大
= 200 MHz的最高工作频率
—
t
pd
= 4.5 ns的传播延迟
TTL兼容的输入和输出
- 电可擦除和可重复编程
- 非易失性
- 100％测试在制造时
- 未使用的产品长期关机节省电源
在系统可编程
- 提高生产良率，减少时间用于─
市场和提高产品质量
- 重新编程锡焊设备的快速原型
提供使用和快速的系统的易用性
可编程逻辑器件速度与密度和灵活性
现场可编程门阵列
- 完整的可编程器件可以结合胶
逻辑和结构化设计
- 增强的引脚锁定功能
- 三个专用时钟输入引脚
- 同步和异步时钟
- 可编程的输出压摆率控制，以
最大限度地降低开关噪声
- 灵活的引脚布局
- 优化的全球路由池提供全球
互联
ispDesignEXPERT - 逻辑编译器和COM-
完整的ISP器件设计系统免受高密度脂蛋白
合成THROUGH在系统编程
- 业绩卓越的品质
- 紧密集成了领先的CAE供应商工具
- 提高生产率的时序分析，探索
工具，时序仿真和ispANALYZER
- PC和UNIX平台
功能框图
A0
B7
B5
GLB
B4
B3
Q
输出路由池
A2
A3
A4
A5
A6
A7
逻辑
ARRAY
Q
Q
B2
B1
全球路由池（ GRP ）
B0
CLK
0139C/1016EA
描述
所述可编程逻辑器件1016EA是一个高密度可编程
含96寄存器， 32通用I / O逻辑器件
引脚，一个专用输入引脚，两个专用时钟输入
引脚，一个全球OE输入引脚和一个全球路由池
（ GRP ） 。玻璃钢提供完整的互连互通
与所有这些元素。在系统可编程逻辑器件1016EA为特色的
Tures的5V在系统可编程（ ISP ），并在系统
通过IEEE 1149.1测试访问诊断功能
端口。在系统可编程逻辑器件1016EA提供非易失性
逻辑的可重编程，以及在互连
NECT提供真正的可重构系统。功能性
在系统可编程逻辑器件1016架构的超集，在系统可编程逻辑器件
1016EA设备增加了用户可选择的3.3V或5V的I / O和
漏极开路输出选项。
逻辑的可编程逻辑器件1016EA设备上的基本单位是
通用逻辑块（ GLB ） 。该GLBs被标记为A0 ，
A 1 ... B7 （图1） 。共有16 GLBs中是
可编程逻辑器件1016EA设备。每个GLB有18个输入，
可编程与/或/异或阵列，和四
可配置的输出是任combinato-
里亚尔或注册。输入到GLB来自GRP
和一个专用的输入端。所有的GLB的输出被带到
回GRP使得它们可以连接到
任何其他GLB的设备上的投入。
版权所有2000莱迪思半导体公司的所有品牌或产品名称均为其各自所有者的注册商标。此处的规格和信息如有
更改，恕不另行通知。
莱迪思半导体股份有限公司， 5555东北摩尔的Ct 。 ，俄勒冈州希尔斯伯勒97124 ， USA
电话： （ 503 ） 268-8000 ; 1-800- LATTICE ;传真（ 503 ） 268-8556 ; http://www.latticesemi.com
2000年6月
1016ea_01
1
输出路由池
A1
Q
B6
特定网络阳离子
可编程逻辑器件1016EA
功能框图
图1.系统可编程逻辑器件1016EA功能框图
VCCIO
通用
逻辑块
（ GLBs ）
GOE 0
B7
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
I / O 8
I / O 9
I / O 10
I / O 11
I / O 12
I / O 13
I / O 14
I / O 15
A0
A1
B6
I / O 31
I / O 30
I / O 29
I / O 28
输出布线区（ ORP ）
B5
B4
B3
B2
B1
B0
输出布线区（ ORP ）
输入总线
A3
A4
A5
A6
A7
全球
路由
池
（ GRP ）
lnput巴士
A2
I / O 27
I / O 26
I / O 25
I / O 24
I / O 23
I / O 22
I / O 21
I / O 20
I / O 19
I / O 18
I / O 17
I / O 16
TDI
TDO
TMS
TCK
Megablock
时钟
分配
网
CLK 0
CLK 1
CLK 2
IOCLK 0
IOCLK 1
*注： Y1和
RESET
复用相同的引脚
该器件还具有32个I / O单元，其每一个是直接
连接到I / O引脚。每个I / O单元可单独
编程为组合输入，登记
输入，锁存输入，输出或双向
I / O引脚具有三态控制。信号电平为TTL
兼容电压和输出驱动器可以源
2mA或下沉8毫安。每个输出可被编程
独立的快或慢的输出压摆率，以迷你
迈兹整体输出开关噪声。由conneting的
VCCIO引脚为通用的5V或3.3V电源，I / O
输出电平可以被匹配到5V或3.3V兼容
电压。
八GLBs ， 16个I / O单元，一个专用的输入（如果可用）
和一种氧化还原电位被连接在一起，使
Megablock （参见图1） 。八个GLBs的输出
被连接到由一组16个通用I / O单元的
ORP 。每一个可编程逻辑器件1016EA设备包含两个
Megablocks 。
玻璃钢具有作为它的输入，从所有的输出
GLBs和所有的来自双向I / O单元的输入端。
所有这些信号被提供给的所述输入端
GLBs 。通过GRP有所延误扳平
尽量减少时序偏差。
在系统可编程逻辑器件1016EA设备的时钟都采用精选
时钟分配网络。两个专用时钟引脚
（Y0和Y1）被带入分配网络，并
5个时钟输出（ CLK 0 ， CLK 1 ， CLK 2 ， IOCLK 0
IOCLK 1）被提供给路由时钟的GLBs和
I / O单元。时钟分配网络，也可以
从在系统可编程逻辑器件专门的时钟GLB （ B0驱动
1016EA设备）。本GLB的逻辑允许用户
从内部的组合创建一个内部时钟
在装置内的信号。
可编程的漏极开路输出
除了标准的输出结构，所述
在系统可编程逻辑器件1016EA的输出单独编程来
可燃的，无论是作为一个标准推拉输出或
漏极开路输出。图腾柱输出驱动
指定的VOH和VOL电平，而开漏
输出驱动器只能在指定的卷。上的VOH电平
开漏输出取决于外部负载和
拉。该输出配置由一个亲控制
可编程熔丝。默认配置时
设备是在批量擦除状态是图腾柱结构。
漏极开路/图腾柱的选择是通过选择
该ispDesignEXPERT软件工具。
2
Y0
Y1/RESET*
0139/1016EA
特定网络阳离子
可编程逻辑器件1016EA
绝对最大额定值
1
电源电压V
CC
................................ -0.5至+ 7.0V
输入电压应用........................ -2.5到V
CC
+1.0V
断态输出电压的应用..... -2.5到V
CC
+1.0V
存储温度................................ -65 ℃150℃
情况下的温度。与电源应用.............. -55 125°C
马克斯。结温。 （T
J
）与电源应用... 150℃
1.条件超过了上述“绝对最大额定值”，可能对器件造成永久性损坏。实用
该器件在这些或高于任何其他条件本规范的业务部门所标明的操作
是不是暗示（编程时，遵循编程规范） 。
DC推荐工作条件
符号
参数
电源电压
电源电压：输出驱动器
输入低电压
输入高电压
广告
5V
3.3V
T
A
= 0 ° C至+ 70°C
分钟。
4.75
4.75
3.0
0
2.0
马克斯。
5.25
5.25
3.6
0.8
V
cc
+1
单位
V
V
V
V
V
V
CC
V
CCIO
V
IL
V
IH
表2-0005 / 1016EA
电容（T
A
=25
o
C，F = 1.0兆赫）
符号
参数
专用输入， I / O， Y1 ， Y2 ， Y3 ，时钟电容
（商业）
Y0时钟电容
典型
8
10
单位
pf
pf
测试条件
V
CC
= 5.0V, V
针
= 2.0V
V
CC
= 5.0V, V
针
= 2.0V
表2-0006 / 1016EA
C
1
C
2
擦除/重新编程规范
参数
擦除/重写数
最低
10000
最大
—
单位
周期
表2-0008 / 1016EA
4
可编程逻辑器件1016
在系统可编程高密度PLD
特点
高密度可编程逻辑
- 高速全球互联
- 2000 PLD门
- 32个I / O引脚，四个专用输入
- 96寄存器
- 宽输入选通高速计数器，国家
机，地址解码器等
- 小逻辑块大小为随机逻辑
- 安全性细胞防止未经授权的复制
功能框图
U
SE
C
O为
M·P
M L
ER SI
C 10
IA 1
平负6E
ES &一
IG F大
N D OR
的SuI
ST N
EW
R
IA
L
输出路由池
A0
B7
B5
B4
B3
B2
B1
B0
输出路由池
A1
A2
A3
A4
A5
A6
A7
Q
B6
高性能ê
2
CMOS
技术
—
f
最大
= 110 MHz的最高工作频率
—
f
最大
= 60 MHz的工业和军事/ 883设备
—
t
pd
= 10 ns的传播延迟
TTL兼容的输入和输出
- 电可擦除和可重复编程
- 非挥发性é
2
CMOS技术
- 100％测试
在系统可编程
- 在系统可编程 （ ISP ） 5伏只有
- 提高生产良率，减少时间用于─
市场和提高产品质量
- 重新编程锡焊设备的快速调试
逻辑
ARRAY
Q
Q
GLB
Q
全球路由池（ GRP ）
CLK
产品结合了易用性和快速系统
可编程逻辑器件速度与密度和FLEX-
现场可编程门阵列IBILITY
- 完整的可编程器件可以结合胶
逻辑和结构化设计
- 三个专用时钟输入引脚
- 同步和异步时钟
- 灵活的引脚布局
- 优化的全球路由池提供全球
互联
ispDesignEXPERT - 逻辑编译器和COM-
完整的ISP器件设计系统免受高密度脂蛋白
合成THROUGH在系统编程
- 业绩卓越的品质
- 紧密集成了领先的CAE供应商工具
- 提高生产率的时序分析，探索
工具，时序仿真和ispANALYZER
- PC和UNIX平台
描述
所述可编程逻辑器件1016是一个高密度可编程逻辑
含96寄存器， 32通用I / O引脚器件，
四个专用输入引脚，三个专用时钟输入
引脚和全局路由池（ GRP ） 。玻璃钢亲
国际志愿组织所有这些之间的完全互联互通
元素。在系统可编程逻辑器件1016提供5伏在系统
编程和系统诊断功能。这是
它提供非易失性可重编程的第一个设备
的逻辑，以及互连，以提供真正的
可重构系统。
逻辑的可编程逻辑器件1016设备上的基本单位是
通用逻辑块（ GLB ） 。该GLBs标记A0，A1
.. B7 （参照图1）。共有16 GLBs中是
可编程逻辑器件1016设备。每个GLB有18个输入，
可编程AND / OR / XOR阵列，和4个输出
其可以被配置为任何组合或
注册。输入到GLB来自GRP和
专用输入。所有的GLB的输出被带回
入的GRP使得它们可以连接到输入端
的任何其他GLB设备上。
版权所有2000莱迪思半导体公司的所有品牌或产品名称均为其各自所有者的注册商标。此处的规格和信息如有
更改，恕不另行通知。
莱迪思半导体股份有限公司， 5555东北摩尔的Ct 。 ，俄勒冈州希尔斯伯勒97124 ， USA
电话： （ 503 ） 268-8000 ; 1-800- LATTICE ;传真（ 503 ） 268-8556 ; http://www.latticesemi.com
2000年8月
1016_09
1
特定网络阳离子
可编程逻辑器件1016
功能框图
图1. 1016可编程逻辑器件功能框图
通用
逻辑块
（ GLBs ）
IN 3
MODE / IN 2
该器件还具有32个I / O单元，其每一个是直接
连接到I / O引脚。每个I / O单元可单独
编程为组合输入，登记IN-
放，锁存输入，输出或双向I / O引脚
三态控制。此外，所有输出极性
选择，高电平有效或低电平有效。信号电平在
TTL兼容电压和输出驱动器可以
源4 mA或下沉8毫安。
八GLBs ， 16个I / O单元，两个专用输入和一个
ORP被连接在一起，使一个Megablock （见
图1）。八个GLBs的输出端连接到
通过ORP一组16个通用I / O单元。在系统可编程逻辑器件
1016设备包含两个这样的Megablocks的。
U
SE
C
O为
M·P
M L
ER SI
C 10
IA 1
平负6E
ES &一
IG F大
N D OR
的SuI
ST N
EW
R
IA
L
B7
A1
A2
A3
A4
A5
A6
A7
输出布线区（ ORP ）
I / O 0
I / O 1
I / O 2
I / O 3
A0
I / O 31
I / O 30
I / O 29
I / O 28
I / O 27
I / O 26
I / O 25
I / O 24
I / O 23
I / O 22
I / O 21
I / O 20
I / O 19
I / O 18
I / O 17
I / O 16
B6
B5
B4
B3
B2
B1
I / O 8
I / O 9
I / O 10
I / O 11
I / O 12
I / O 13
I / O 14
I / O 15
输入总线
全球
路由
池
（ GRP ）
B0
SDI / IN 0
SDO / IN 1
时钟
分配
网
Megablock
CLK 0
CLK 1
CLK 2
IOCLK 0
IOCLK 1
ISPEN
Y0
Y1/RESET*
SCLK/Y2
*注： Y1和RESET
复
在相同的引脚
玻璃钢具有作为其输入来自所有GLBs的输出
和所有的来自双向I / O单元的输入端。所有
这些信号被提供给的所述输入端
GLBs 。通过GRP有所延误扳平
尽量减少时序偏差。
在系统可编程逻辑器件1016设备的时钟都使用选定
时钟分配网络。三个专用时钟引脚
（Y0， Y1和Y2 ）被带入分配网络，
和5个时钟输出（ CLK 0 ， CLK 1 ， CLK 2 ， IOCLK 0
和IOCLK 1）被提供给路由时钟的GLBs
和I / O单元。时钟分配网络，也可以
从一个特殊的时钟GLB （ B0驱动在系统可编程逻辑器件1016
装置） 。本GLB的逻辑允许用户创建一个
从内部信号的组合的内部时钟
内的设备。
2
lnput巴士
I / O 4
I / O 5
I / O 6
I / O 7
输出布线区（ ORP ）
0139B(1a)-isp.eps
特定网络阳离子
可编程逻辑器件1016
绝对最大额定值
1
电源电压V
cc
.................................. -0.5至+ 7.0V
输入电压应用........................ -2.5到V
CC
+1.0V
断态输出电压的应用..... -2.5到V
CC
+1.0V
存储温度................................ -65 ℃150℃
情况下的温度。与电源应用.............. -55 125°C
马克斯。结温。 （T
J
）与电源应用... 150℃
1.条件超过了上述“绝对最大额定值”，可能对器件造成永久性损坏。实用
该器件在这些或高于任何其他条件本规范的业务部门所标明的操作
是不是暗示（编程时，遵循编程规范） 。
DC推荐工作条件
符号
参数
U
SE
C
O为
M·P
M L
ER SI
C 10
IA 1
平负6E
ES &一
IG F大
N D OR
的SuI
ST N
EW
R
IA
L
分钟。
4.75
4.5
4.5
0
马克斯。
5.25
5.5
5.5
0.8
广告
T
A
= 0 ° C至+ 70°C
电源电压
产业
T
A
= -40 ° C至+ 85°C
Military/883
T
C
= -55 ° C至+ 125°C
输入低电压
输入高电压
2.0
VCC
+ 1
参数
最大
1
8
单位
pf
专用的输入电容
商业/工业
军事
10
pf
I / O和时钟电容
10
pf
单位
V
CC
V
IL
V
IH
V
V
V
表格2- 0005Aisp W / mil.eps
电容（T
A
=25
o
C，F = 1.0兆赫）
符号
测试条件
C
1
C
2
V
CC
=5.0V, V
IN
=2.0V
V
CC
=5.0V, V
IN
=2.0V
V
CC
=5.0V, V
I / O
, V
Y
=2.0V
表2 - 0006
1
.
保证，但不是100 ％测试。
数据保留规格
参数
数据保留
擦除/重写数
最低
20
10000
最大
—
—
单位
岁月
周期
表格2- 0008B
3
特定网络阳离子
可编程逻辑器件1016
开关测试条件
图2.测试负载
输入脉冲电平
输入上升和下降时间
输入定时基准水平
输出时序参考电平
输出负载
GND到3.0V
≤
3ns的10 ％至90％
1.5V
1.5V
见图2
+ 5V
R1
设备
产量
R2
CL
*
TEST
点
输出负载条件下（见图2）
测试条件
A
B
R1
C
DC电气特性
参数
U
SE
C
O为
M·P
M L
ER SI
C 10
IA 1
平负6E
ES &一
IG F大
N D OR
的SuI
ST N
EW
R
IA
L
表2 - 0003
三态水平的稳态测量0.5V
活跃的水平。
*
CL包括测试夹具和探头电容。
R2
CL
470
390
390
35pF
35pF
35pF
5pF
高电平有效
∞
∞
低电平有效
470
390
390
高电平到Z
at
V
OH
- 0.5V
at
V
OL
+ 0.5V
低电平到Z
470
390
5pF
表格2- 0004A
在推荐工作条件
条件
符号
分钟。
–
–
–
–
–
–
–
–
2.4
典型值。
3
–
–
–
–
–
–
–
马克斯。
0.4
–
单位
V
V
A
A
A
A
mA
mA
mA
V
OL
V
OH
I
IL
I
IH
I
IL - ISP
I
IL - PU
I
OS
1
输出低电压
I
OL
= 8毫安
输出高电压
I
OH
= -4毫安
输入或I / O低漏电流
ISP输入低漏电流
I / O主动上拉电流
输出短路电流
0V
≤
V
IN
≤
V
IL
（ MAX 。 ）
0V
≤
V
IN
≤
V
IL
（ MAX 。 ）
-10
10
输入或I / O的高漏电
3.5V
≤
V
IN
≤
V
CC
0V
≤
V
IN
≤
V
IL
-150
-150
-200
150
170
V
CC
= 5V, V
OUT
= 0.5V
f
切换
= 1兆赫
I
CC
2,4
工作电源电流
V
IL
= 0.5V, V
IH
= 3.0V商用
工业/军事
100
100
1.一个输出的时间为一秒的最大持续时间。 V
OUT
= 0.5V选择，以避免地面测试仪的测试问题
退化。特征值，未经100 ％测试。
2.用4个16位的计数器测定。
3.典型值是在V
CC
= 5V和T
A
= 25
o
C.
4.我最大
CC
广泛地使用特定的设备配置和操作频率而变化。请参阅功耗节
这个数据表和热管理的莱迪思半导体数据手册的部分或CD - ROM和灰估计最大
I
CC
.
表2-0007A -16 W / MIL
4
特定网络阳离子
可编程逻辑器件1016
外部时序参数
在推荐工作条件
-110
–
–
111
70.1
125
4.5
–
0
–
0
–
–
–
4
4
2
10
14.5
–
–
–
–
7
–
–
–
–
–
–
90.9
58.8
125
6
–
0
9
–
0
–
–
–
4
4
2
5 2
参数
TEST
#
电导率。
描述
1
数据传输延迟， 4PT绕道， ORP绕道
数据传输延迟，最坏情况路径
时钟频率与内部反馈
3
时钟频率与外部反馈
(
tsu2
1
tco1
)
+
时钟频率，最大切换
4
GLB注册。建立时间之前时钟， 4PT绕行
GLB注册。时钟到输出延迟， ORP绕道
GLB注册。钟后保持时间， 4 PT绕道
GLB注册。建立时间之前时钟
-90
12
17
–
–
–
–
8
–
–
10
–
15
–
15
15
–
–
–
–
单位
ns
ns
兆赫
兆赫
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
分钟。马克斯。分钟。马克斯。
1
2
3
4
5
6
7
8
9
1.
2.
3.
4.
5.
除非另有说明，所有参数均采用4 GLBs一个GRP负载， 20 PTXOR路径， ORP和Y0时钟。
请参阅时序模型在此数据表的进一步细节。
标准的16位可加载计数器使用GRP反馈。
FMAX
（切换）可小于1 /（ +亿千瓦时
TWL ） 。
这是为了允许其他的超过50％的时钟占空比。
参考切换测试条件部分。
U
SE
C
O为
M·P
M L
ER SI
C 10
IA 1
平负6E
ES &一
IG F大
N D OR
的SuI
ST N
EW
R
IA
L
–
–
–
–
–
–
–
–
A
7.5
10 GLB注册。时钟到输出延迟
11 GLB注册。钟后保持时间
12分机。复位引脚输出延迟
13分机。复位脉冲持续时间
14输入到输出使能
15输入到输出禁止
8.5
14
15
15
–
–
–
–
A
B
–
–
–
–
10
10
C
16分机。同步。时钟脉冲持续时间，高
17分机。同步。时钟脉冲持续时间，低
18 I / O寄存器。内线前设置时间。同步。时钟（Y1，Y2 ）
19 I / O寄存器。内线后的保持时间。同步。时钟（Y1，Y2 ）
5.5
6.5
t
pd1
t
pd2
f
最大（国际）
f
MAX（分机）
f
MAX（ TOG ）。
t
su1
t
co1
t
h1
t
su2
t
co2
t
h2
t
r1
t
rw1
t
en
t
DIS
t
wh
t
wl
t
su5
t
h5
A
A
A
表2-0030-16 / 110,90C
5
QQ：2881677436 复制
