【ISL8723 ， ISL8724数据表2006年12月21日FN6413.0电源排序控制器Inte】,IC型号ISL8724IRZ-T,ISL8724IRZ-T PDF资料,ISL8724IRZ-T经销商,ic,电子元器件-51电子网

ISL8723 ， ISL8724

数据表

2006年12月21日

FN6413.0

电源排序控制器

Intersil的ISL8723和ISL8724是4通道排序器

控制下接通和断开序电压的

电源故障保护和“完成序列”

信号（ RESET ＃）。对于较大的系统， 4个以上的电压

可以通过多个IC的一个简单的连接进行测序。

这些音序器使用一个集成的电荷泵驱动4

外部低成本N沟道MOSFET开关门以上

该IC偏置电压由5.3V 。这些IC的可以从偏置

并控制从2.5V至5V ，此外任何供应

监视高于0.7V电压。个别产品

描述如下。

四通道

ISL8723

（ ENABLE输入）

ISL8724

（ ENABLE输入＃），当它为设计人员提供4个电压控制

是必需的，所有四个导轨在最小遵守之前

接通和必须在保持其遵守

操作。该

ISL8723

具有低功耗待机模式

当它被禁用适合电池供电的应用。

外部电阻提供灵活的电压阈值

监测电压编程。延迟和测序

时间是可编程的外部电容为

斜坡上升和斜坡下降。

特点

可达到任意的导通和关断顺序

四个电源（ 0.7V至5V ）

从2.5V至5V的电源电压

耗材V

+电荷泵浦5.3V栅极驱动

可调电压摆率每个轨道

多音序器可以很容易地菊花链

序列的独立的电压无限数量

抗干扰性

欠压锁定为每个受监控的电源电压

30μA的睡眠状态（ ISL8723 ）

高有效（ ISL8723 ）或低（ ISL8724 ） ENABLE输入＃

无铅加退火用（符合RoHS标准） QFN

包

应用

显卡

FPGA / ASIC /微处理器/ PowerPC的电源排序

网络路由器

电信系统

订购信息

产品型号

ISL8723IRZ （注）

ISL8724IRZ （注）

温度。

范围

部分

(°C)

记号

8723IRZ

8724IRZ

包

PKG 。

DWG 。＃

引脚

ISL8723 ， ISL8724

（ 24 LD QFN ）

顶视图

DLY_ON_A

SYSRST ＃

UVLO_A

RESET＃

-40到+85 24 Ld的4×4 QFN L24.4x4

（无铅）

L24.4x4

-40到+85 24 Ld的4×4 QFN L24.4x4

（无铅）

L24.4x4

磁带&卷轴

启用/

ENABLE ＃

GATE_A

DLY_OFF_C

DLY_OFF_D

GATE_B

GATE_C

VDD

ISL8723IRZ -T （注） 8723IRZ

ISL8724IRZ -T （注） 8724IRZ

ISL8723EVAL1

18 DLY_OFF_A

17 UVLO_C

16 DLY_ON_C

评估平台

注： Intersil无铅加退火产品采用特殊的无铅

材料套;模塑料/晶片的附属材料和100 ％雾

锡板终止完成，这是符合RoHS标准，兼容

既锡铅和无铅焊接操作。 Intersil无铅产品

MSL分类，可达到或超过无铅峰值回流温度

IPC / JEDEC J STD- 020对无铅要求。

4mmx4mm

GATE_D

DLY_ON_B

GND

UVLO_B

15 DLY_ON_D

14 UVLO_D

13 DLY_OFF_B

注意：这些器件对静电放电敏感;遵循正确的IC处理程序。

1-888- INTERSIL或1-888-468-3774

Intersil公司（和设计）是Intersil Americas Inc.公司的注册商标。

提及的所有其他商标均为其各自所有者的财产。

ISL8723 ， ISL8724

艾因

箱子

CIN

DIN

AOUT

布特

COUT

DOUT

GATE

门

B门

闸门A

DIN

CIN

箱子

VDD

启用

SYSRST ＃

RESET＃

DLY_OFF_B

地

DLY_OFF_A

DLY_ON_A

DLY_ON_B

DLY_ON_C

UVLO_A

UVLO_B

UVLO_C

UVLO_D

DLY_OFF_C

DLY_OFF_D

DLY_ON_D

图1.典型的ISL8723应用信息

引脚说明

针

引脚名称

VDD

GND

启用/

ENABLE ＃

RESET＃

功能

片上偏置

偏回归

输入到启动/关闭

测序。

RESET ＃输出

偏置IC的标称2.5V至5V

IC地面

输入以启动电源的编程序列的开始或关闭。启用功能

为10ms的UVLO禁用后是满意的。 ISL8723具有使能。 ISL8724具有ENABLE ＃。

RESET ＃提供了高信号所有的门后，在160ms是全面增强。这个延迟是用于稳定

的输出电压。 RESET ＃将置低时任UVLO没有被满足或启用/启用＃

被拉高。在RESET ＃输出为开漏N沟道FET ，并保证是在

正确的状态VDD降低到1V ，并经过筛选后忽略对VDD和UVLO_X快速瞬变。

这些输入提供了参考的内部0.631V基准可编程UV锁定和

被过滤忽略短（ <7μs ）低于设定的UVLO水平瞬变。

描述

UVLO_A

UVLO_B

UVLO_C

UVLO_D

DLY_ON_A

DLY_ON_B

DLY_ON_C

DLY_ON_D

欠压锁定

输出/监控

输入

门开延时

定时器输出

允许编程的延迟和序列V

OUT

开启用电容器接地。每

盖被控1μA ， 10毫秒后开启了启用/启用＃具有内部电流启动

源提供相关的场效应管栅极延迟增强导通。

DLY_OFF_A门关延时

定时器输出

DLY_OFF_B

DLY_OFF_C

DLY_OFF_D

GATE_A

GATE_B

GATE_C

GATE_D

FET栅极驱动

产量

允许编程的延迟和序列V

OUT

关闭通过启用/通过ENABLE ＃

电容接地。每个盖被控1μA的内部电流源内部参考

电压引起的相应的栅极被拉低从而把断场效应晶体管。

驱动外部FET具有10μA电流源给软启动斜坡到负载。在序列

关， 10μA ，从这个引脚沉没控制FET关断。在关断，由于发生故障时，门会

沉 75毫安确保迅速关断。

艾因

FN6413.0

2006年12月21日

ISL8723 ， ISL8724

引脚说明

针

引脚名称

SYSRST ＃

（续）

功能

系统复位I / O

描述

作为输入，当驱动为低电平可以立即和无条件闭锁的所有GATE输出。该引脚

也可以被用于启动与“零”的等待（没有10ms的稳定延迟）从编程的顺序

该引脚上的输入信号驱动高先大门。

作为输出时，有一个紫外线条件该引脚拉低。如果通用的其他SYSRST ＃引脚在多

IC配置就会造成立即和无条件地锁断所有其他门的所有其他ISL872x

音序器。

该引脚被释放高走，一旦所有的欠压锁定，并启用条件满足并且被拉低

并发的同所述最后一个的GATE被导通的折扣EN禁用了后。

9,11,

无连接

FN6413.0

2006年12月21日

ISL8723 ， ISL8724

绝对最大额定值

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . +6.0V

门。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 -0.3V到V

+6V

UVLO ，启用，启用＃，＃ SYSRST 。。。。。。 -0.3V到V

+0.3V

RESET ＃， DLY_ON ， DLYOFF 。。。。。。。。。。。。。。。 -0.3V到V

+0.3V

热信息

热电阻（典型，注意事项1， 2 ）

（ ° C / W）

4× 4 QFN封装。。。。。。。。。。。。。。。

最高结温。。。。。。。。。。。。。。。。。。。。。。。 + 125°C

最大存储温度范围。。。。。。。。。。 - 65 ° C至+ 150°C

工作条件

电源电压范围。。。。。。。。。。。。。。。。。。。。 + 2.5V至+ 5.0V

温度范围（T

）。。。。。。。。。。。。。。。。。。。。。。 - 40 ° C至+ 85°C

注意：如果运行条件超过上述“绝对最大额定值” ，可能对器件造成永久性损坏。这是一个应力只评级和操作

器件在这些或以上的本规范的业务部门所标明的任何其他条件不暗示。

注意事项：

测量在自由空气与装在一个高有效热导率测试板用“直接连接”的功能的组件。看

技术简介TB379 。

的“外壳温度”的位置是在封装底部的裸露金属焊盘的中心。

3.所有电压都是相对于GND时，除非另有规定。

电气规格

参数

UVLO

= 3.3V至+ 5V ，T

= T

= -40° C到+ 85 ℃，除非另有规定。

符号

测试条件

民

典型值

最大

单位

欠压锁定阈值下降

欠压闭锁滞后

欠压锁定阈值范围

欠压锁定延时

瞬态持续时间过滤器

延迟的开/关

延时充电电流

延时充电电流范围

延迟阈值电压

UVLOVth

UVLOHYS

RUVLOvth

TUVLOdel

TFIL

= T

= +25°C

619

604

631

647

656

μs

MAX V

UVLOVth

- 最小V

UVLOVth

ENABLE满意

， UVLO ，启用干扰滤波器

DLY_ichg

DLY_ichg_r

DLY_Vth

DLY

= 0V

DLY_ichg （最大值） - DLY_ichg （分钟）

0.9

1.21

0.01

1.273

1.115

0.05

1.32

μA

启用/启用＃， RESET ＃和＃ SYSRST I / O

启用阈值

ENABLE ＃阈值

启用/启用＃滞后

启用/启用＃延迟锁定

启用/启用＃输入电容

RESET ＃上拉电压

RESET ＃下拉电流

RESET ＃延迟门高后

RESET ＃输出低

RESET输出电容

SYSRST ＃上拉电压

SYSRST ＃上拉电流

SYSRST ＃下拉电流

SYSRST ＃低输出电压

ENH

ENH -

ENL

TdelEN_LO

CIN_EN

Vpu_rst

RSTpd5

RSTDEL

RSTL

Cout_rst

Vpu_srst

Ipu_srst

Ipu_5

Vol_srst

= 3.3V ， SYSRST ＃ = 0.5V

= 5V

= 5V ，我

OUT

= 100μA

= 5V ， RST = 0.1V

GATE = V

+5V

测量V

= 5V ， 1毫安

目前采购

测量V

= 5V

UVLO满意， EN为DLY_ON

测量V

= 5V

1.28

0.5 V

0.1

160

-0.5V

2.7

1.35

0.2

0.1

μA

FN6413.0

2006年12月21日

ISL8723 ， ISL8724

电气规格

参数

SYSRST ＃输出电容

SYSRST ＃低门极可关断

SYSRST ＃高到栅极导通

门

栅极导通电流

门极可关断电流

栅电流范围

栅极下拉电流高

门高压

栅极低电压

BIAS

IC电源电流

ISL8723待机IC电源电流

上电复位

VDD_5V

VDD_sb

○ POR

= 5V ，启用和静态

= 5V ，启用= 0V

升起

0.27

2.2

0.31

2.41

μA

GATEON

GATEoff_l

GATE_range

GATEoff_h

GATEh5

GATEL

GATE = 0V

GATE = V

，残疾人

在IC I

门

最大最小

GATE = V

， UVLO = 0V

= 5V

栅极低电压，V

= 1V

8.3

-12.5

+5.3V

10.2

-10.2

0.6

+5.6V

0.01

12.5

-8.3

0.1

μA

= 3.3V至+ 5V ，T

= T

= -40° C到+ 85 ℃，除非另有规定。

（续）

符号

Cout_srst

delSYS_G_1

delSYS_G_2

GATE = 80 ％V的

+5V

GATE = V 50 ％

+5V

测试条件

民

典型值

0.4

最大

单位

ISL8723 ， ISL8724和说明

手术

的ISL8723和ISL8724音序器四电压

序控制器设计用于多电压利用

要求各供电的电源定序系统

电压。个别电压轨被选通和关断由

外部N沟道MOSFET ，其中的门是

通过内部电荷泵V驱动

+ 5.6V （ VQP ）在

用户可编程序列。

与ISL8723启用必须置高，

所有四个电压待测序必须高于其

相应的用户设定欠压锁定

（ UVLO ）的水平之前，编程输出开启

测序可以开始。测序和延迟

确定是通过外部的选择来实现

在DLY_ON和DLY_OFF引脚上限值。该

SYSRST ＃变高，一旦所有4 UVLO输入和启用

是满意的。一旦所有的4 UVLO输入和ENABLE是

满意，持续时间10ms ，四DLY_ON帽

同时被控1μA电流源的

1.28V的DLY_Vth水平。由于每个DLY_ON脚到达

然后DLY_Vth水平及其相关的大门将开启一个

至VDD + 5.6V的电压VQP 10μA电流源。

因此，所有的四个城门将依次开启。一旦在

DLY_Vth的DLY_ON引脚放电的时候要准备好

接下来需要。后上顺序整转一直

完成所有的门都达到充电

泵浦电压（ VQP ），则开始一个160毫秒的延迟，以确保

稳定之后，复位＃输出将被释放到

高。随后，以导通时，如果任何输入低于其

UVLO点比干扰滤波器周期T长

FIL

（为7μs ），这被认为是一个错误。 RESET ＃， SYSRST ＃和

所有的门被同时拉低。在这种模式下

门被拉低以 75毫安。正常关机模式

输入时没有UVLO被侵犯，使能是

拉高。当ENABLE为无效， RESET ＃是

声明并拉低。接下来，所有四个关机斜坡帽

在DLY_OFF引脚被控1μA源

当任何斜坡帽达到DLY_Vth ，锁存器设置和

10μA电流沉没在各自的GATE引脚关闭

其外部MOSFET。当下降沿GATE电压是

约1.5V的栅极下拉的休息

在更高的电流电平的方式来确保硬关断。每

因此，个人的外部FET关闭拆除

电压从编程的顺序加载。该

SYSRST ＃将拉低并发的最后一道门是

拉低。

的ISL8723和ISL8724具有相同的功能

除了免费的启用Active极性

有一个ENABLE输入＃的ISL8724 。此外，该

ISL8723还具有低功耗的睡眠状态时禁用。

当偏置SYSRST ＃和RESET ＃引脚保持低电平

前偏置电压= 1V 。

该SYSRST ＃同时具有输入和输出功能。作为一个

执行时输出SYSRST ＃引脚是有用的

在设计中需要同时处理多个序列发生器

关闭与所有音序击杀开关。一旦

任何UVLO是不满意的比长吨

FIL