S
D E S I GN
新
DED F
50C
奥门键相： ISL65
REC
A N OT
PL交流
NTER在
ISL6550 MMENDED RE
策端口/ TSC
p
数据
a
片
2005年1月18日
om
NIC升苏
RECO
UR技术www.intersil.c
CT
CONTA
SIL或
8-INTER
1-88
ISL6550A ， ISL6550C
FN9036.4
SAM （监事和显示器）
该ISL6550是一款高精度，灵活的， VID代码控制
参考电压监控器的高端微处理器
和内存供电。它可以监视各种输入
信号，并监督系统（典型的DC / DC
转换器） ，其输出信号。见框图
参考。
该ISL6550包括一个5位DAC （数字 - 模拟
转换器） ，它是由网络连接程序已经VID的输入。该
在BDAC （缓冲DAC输出）的电压范围为
由大池和DACLO电压等级，确定其
是外部调节通过R 1， R 2， R 3的电阻
分压网络。 Vref5相是一种精密调整的5V参考，
和用于设置的电压在电阻器的顶部
分频器。
可编程窗口比较器监视过压
（ OV ）和欠压（ UV）的水平。该OVUVSEN输入，
通常从相关联的功率转换器来
被监视，并且与BDAC比较;一个误差带
通过对所述R4和R5的电阻设定既定
OVUVTH引脚。在UVDLY一个可选的外部电容器
销给出对紫外线的可编程延迟。高增益
运算放大器连接器可在销VOPP ， VOPM和
VOPOUT ;它可以作为一个增益级，以允许
监测电压是从BDAC水平不同。
笔（电源使能）输入，从开放带动
集电极电源，使（当逻辑高电平）外
转换器输出，经由PGOOD或START输出（两个
漏极开路） 。它们都基本上指示电源
电源启用（ PEN =高） ，而且没有过错
条件。有两种逻辑的选项，
确定START和PGOOD状态;看到块
图或逻辑的选项表以了解详情。两
逻辑选项标识的后缀字母A或C
订购信息。
特点
12V电源供电
5V基准电压输出
5位数字 - 模拟转换器
可编程DAC范围内0.8-5.0V
可编程欠压和过压门限，
并锁存故障检测
可选延迟欠压（可编程带
外部电容）
欠压锁定（上电复位）
状态指示灯（ START ， PGOOD ）
未提交运算放大器
与ISL6551全桥控制器
20引脚SOIC ，20引脚QFN封装（ 5×5 ）的软件包
QFN封装：
- 符合JEDEC PUB95 MO- 220
QFN - 方形扁平无引线 - 封装外形
- 靠近芯片级封装尺寸，从而提高
PCB的效率，并具有更薄的外形
应用
电源高端微处理器和服务器
可搭配的ISL6551 FBC一个完整的全
桥48V输入转换器，或单独使用
订购信息
部分
数
ISL6550AIB
ISL6550CIB
ISL6550AIR
ISL6550CIR
TEMP 。 RANGE
(°C)
-40到85
-40到85
-40到85
-40到85
包
PKG 。 DWG 。 ＃
20引脚SOIC M20.3
20引脚SOIC M20.3
20引脚QFN
20引脚QFN
L20.5x5
L20.5x5
注：带“-T ”苏夫科幻X相同的零件编号可作为
磁带和卷轴。
1
注意：这些器件对静电放电敏感;遵循正确的IC处理程序。
1-888- INTERSIL或321-724-7143
|
Intersil公司（和设计）是Intersil Americas Inc.公司的注册商标。
版权所有 Intersil公司美洲2001年， 2003-2005年。版权所有。
提及的所有其他商标均为其各自所有者的财产。
ISL6550A ， ISL6550C
框图
VREF5
5
运算放大器
VOPM 3
VOPP 2
VOPOUT 4
PEN 16
-
+
5V
VCC
1
缓冲
5V参考
逻辑块
请参见选项A， C以下
PEN ： H = ENABLE ; L = DISABLE
R
ST
17日开始
ST
10μA至5V
OVUVSEN 19
OV
门槛
节目
UVLOCKOUT
（POR）
POR ： H = VDD过低; L = VDD OK
OV ： H =过电压; L = OK
UV
R
PG
18 PGOOD
PG
OVUVTH
8
UV ： H =欠压; L = OK
UVD ： H = UV延时超时;
L =无超时
R1
UV / OV HYST ：
见注
下面
驮9
VID4 11
VID3 12
VID2 13
VID1 14
UVDelay
（ EACH VID PIN）
10μA至5V
20 UVDLY
（ OPT ）
C1
DAC _buffer
7
BDAC
5-BIT
DAC
R2
VID0 15
DACLO 10
R4
6
GND
R3
注：图中所示引脚数都为20引脚SOIC封装。请检查引脚图引脚QFN封装的数字。
R5
A
注： UV / OV
滞后= 10 ％
POR
OV
UV
UVD
笔
R
笔
POR
Q
C
ST
注： UV / OV
滞后= 10 ％
POR
笔
R
笔
POR
Q
ST
S
Q Q ： H =故障;
L =无故障
UV
UVD
笔
笔
POR
Q
UV
OV
S
Q Q ： H =故障;
L =无故障
故障
LATCH
故障
LATCH
POR
OV
UV
PG
注： S输入主宰Q
PG
注： S输入主宰Q
3
FN9036.4
2005年1月18日
ISL6550A ， ISL6550C
引脚说明
注：PIN数字指的是20引脚SOIC封装。请
检查引脚图引脚QFN封装的数字。
VCC （正电源电压）引脚1 -
该电源引脚
提供电源给IC ;标称12V 。它应该是
直接旁路到GND引脚具有0.1pF的低ESR / ESL
电容。
GND （信号地）引脚6 -
这款电源引脚是
为IC的参考接地连接，以及任何电路，其
提供输入/输出到/从它。
VID0 - VID4 （ DAC数字输入代码控制）引脚15-11 -
这些DAC的数字输入控制代码行。 VID0
代表最不显着的位（ LSB ）和VID4
代表了最显着的位（ MSB ） 。表1示出了所有
的代码，并且它们的结果。请注意，设置所有输入
码低产生于BDAC的最大电压。该
最小电压时产生的所有代码都设置为高。逻辑
零被认为是系统地。一个FL oated输入或输入
比2.0V保持更高被认为是一个逻辑1电平。一
内部10μA电流源拉开VID引脚为逻辑
高（标称1.6V ） 。该引脚还TTL和LVTTL
兼容。
PEN （电源开启）引脚18 -
该数字输入引脚
使外部转换器通过启动或
PGOOD引脚。逻辑高电平（或FL燕麦），使输出
电压，逻辑低禁用它。该引脚具有10μA上拉
电流源，所以它可与开路集电极界面
或漏极开路驱动器。禁用时，开始输出
低， PGOOD输出为低电平。
OVUVTH （过压/欠压阈值）引脚8 -
该模拟输入引脚用于窗口编程
阈值的OV和UV比较。在OV -UV
窗口是围绕BDAC电压，并且可以是
从编程
±5%
to
±40%
关于BDAC电压。
该引脚的电压设定欠压阈值。国内
电路设置的过电压阈值，使得两个
阈值是为中心BDAC ，DAC输出
电压。例如，如果BDAC是2.5V，并且OVUVTH是2.0V
（ 0.5V以下BDAC ） ，则内部OV阈值是3.0V
（ 0.5V以上BDAC ） 。
OVUVSEN （过压/欠压感）引脚19 -
该模拟输入引脚检测电压的欠压
和过电压的目的。从BDAC一个电阻分压器
输出设置了紫外线水平，对OVTH / UVTH引脚; IC将
在内部反映了类似的电压为OV ，然后比较
他们俩的OVUVSEN输入。
驮脚9 （的BDAC电压范围高限） -
这
模拟输入引脚设置BDAC的高电平，并且是
通过外部3-电阻分压器（R1，R2编程
R 3）中的框图所示。
DACLO引脚10 （的BDAC电压范围下限） -
该模拟输入管脚设置BDAC的水平低，并且是
通过在示出的外部3-电阻分压器设定
的框图。
注：大约50K甲总电阻是最佳的R 1 ，R 2和
R3 。调整这些电阻的比率，以获得所需的大池和
DACLO电压电平。
UVDLY （欠压延时）引脚20 -
这是一个模拟
输入/输出引脚。当欠压阈值
超过时，一个潜在的故障被检测到。绑电容器
该UVDLY引脚由内部10μA源充电。该
斜坡电容器向阈值电压的时间（5V
标称值）确定的延迟时间。 （无电容提供
基本上无延迟）。
VOPP （正运放输入）端子2 -
该模拟输入引脚
是运算放大器的正输入端。
VOPM （运算放大器负输入）引脚3 -
该模拟输入引脚
是运算放大器的负输入端。
VOPOUT （运算放大器输出）引脚4 -
该模拟输出引脚
运算放大器的输出端。
BDAC （缓冲数位类比转换器）引脚7 -
这
模拟输出管脚的5位的DAC的输出。所有设置
输入码低产生于BDAC的最大电压。
最小电压产生时，所有的代码都设置为高。
见表1码。
Vref5相（ 5V参考电压）引脚5 -
这是一个模拟
输出引脚，它提供了一个精确的参考电压为
设置达基和DACLO电压电平。
启动引脚17 -
这是一个开漏下拉数字
输出引脚;它被拉到低时的一个或多个受监视的
条件是无效的;的输出变为高阻抗（以
被高外部拉低通过上拉电阻或
同等学历） ，如果所有条件都得到满足。看到逻辑选项表
为在各种条件。
PGOOD （电源良好）引脚18 -
这是一个开漏上拉
减数字输出引脚;它被拉低时，一个或一个以上的
所述监测的状况是无效的;输出变高
阻抗（拉高向外通过一个上拉
电阻器或等同物） ）如果所有的条件得到满足。看到逻辑
选择表的各种条件。
4
FN9036.4
2005年1月18日
ISL6550A ， ISL6550C
绝对最大额定值
电源电压，V
CC
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .+15V
输入，输出或I / O电压。 。 。 。 。 。 。 。 。 。 。 GND -0.3V到VCC + 0.3V
ESD额定值
人体模型（每MIL -STD- 883方法3015.7 ） 。 。 。 。 .3kV
机器型号（每EIAJ ED- 4701方法C - 111 ） 。 。 。 。 。 。 。 .200V
热信息
热阻
θ
JA
（ ° C / W）
θ
JC
（ ° C / W）
SOIC封装（典型值，注1 ） 。 。 。 。 。
65
不适用
QFN封装（典型，注2 ） 。 。 。 。 。 。
35
5
最高结温（塑料封装） 。 。
150
最大存储温度范围。 。 。 。 。 。 。 。 。 。 。 。 -65到150
最大的铅温度（焊接10秒） 。 。 。 。 。 。 。
300
（ SOIC - 只会提示）
对于推荐的焊接条件参见技术简介TB389 。
工作条件
电源电压，V
CC
. . . . . . . . . . . . . . . . . . . . . . . . . . . +12V
±10%
温度范围。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 - 40 ° C至85°C
结温范围。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 - 40 ° C至125°C
.
注意：如果运行条件超过上述“绝对最大额定值” ，可能对器件造成永久性损坏。这是一个应力只评级和操作
器件在这些或以上的本规范的业务部门所标明的任何其他条件不暗示。
注意事项：
1.
θ
JA
测定用安装在一个高的有效热导率测试板在自由空气中的分量。参见技术简介TB379了解详细信息。
2.
θ
JA
测量在自由空气与装在一个高有效热导率测试板用“直接连接”的功能的组件。
θ
JC ，
该
“外壳温度”的测量是在包装上底部的裸露金属焊盘的中心。参见技术简介TB379 。
电气规格
参数
电源电流
输入电流
欠压锁定
V
CC
UVLO开启阈值
V
CC
UVLO关断阈值
V
CC
UVLO阈值迟滞
DAC参考
T
A
= 25 ℃，和VDD = 12V，除非另有说明
符号
测试条件
民
典型值
最大
单位
I
IN
VCC = 12V
-
5
6
mA
9.2
8.2
-
9.4
8.4
1.0
9.9
8.9
-
-
-
-
DAC输出误差（见注3,4）
步长= 25mV的
Vdaclo = 0.8V至4.225V
IBDAC = 0.1毫安到-1mA
步长为50mV =
Vdaclo = 0.8V至3.45V
IBDAC = 0.1毫安到-1mA
步长= 100mV的
Vdaclo = 0.8V至1.9V
IBDAC = 0.1毫安到-1mA
-2
-
+2
mV
DAC输出误差（见注3,4）
-2
-
+4
mV
DAC输出误差（见注3,4）
-2
-
+6
mV
Vref5相电压
VID0 - VID4输入LPUL （ VIH ）
VID0 - VID4输入MPDL （ VIL）
VID0 - VID4输入上拉电流
VID0 - VID4输入漏电流
输出建立时间
UVDLY
源出电流
灌电流
门槛
Vvidx = 0V
Vvidx = 5V
± 1 LSB误差带
4.95
2.0
-
-15
-
-
-
-
-
-10
-
-
5.05
-
0.8
-
1
20
V
V
V
mA
A
s
-
-
-
-10
10
5
-
-
-
A
mA
V
5
FN9036.4
2005年1月18日
S
D E S I GN
新
DED F
50C
奥门键相： ISL65
REC
A N OT
PL交流
NTER在
ISL6550 MMENDED RE
策端口/ TSC
p
数据
a
片
2005年1月18日
om
NIC升苏
RECO
UR技术www.intersil.c
CT
CONTA
SIL或
8-INTER
1-88
ISL6550A ， ISL6550C
FN9036.4
SAM （监事和显示器）
该ISL6550是一款高精度，灵活的， VID代码控制
参考电压监控器的高端微处理器
和内存供电。它可以监视各种输入
信号，并监督系统（典型的DC / DC
转换器） ，其输出信号。见框图
参考。
该ISL6550包括一个5位DAC （数字 - 模拟
转换器） ，它是由网络连接程序已经VID的输入。该
在BDAC （缓冲DAC输出）的电压范围为
由大池和DACLO电压等级，确定其
是外部调节通过R 1， R 2， R 3的电阻
分压网络。 Vref5相是一种精密调整的5V参考，
和用于设置的电压在电阻器的顶部
分频器。
可编程窗口比较器监视过压
（ OV ）和欠压（ UV）的水平。该OVUVSEN输入，
通常从相关联的功率转换器来
被监视，并且与BDAC比较;一个误差带
通过对所述R4和R5的电阻设定既定
OVUVTH引脚。在UVDLY一个可选的外部电容器
销给出对紫外线的可编程延迟。高增益
运算放大器连接器可在销VOPP ， VOPM和
VOPOUT ;它可以作为一个增益级，以允许
监测电压是从BDAC水平不同。
笔（电源使能）输入，从开放带动
集电极电源，使（当逻辑高电平）外
转换器输出，经由PGOOD或START输出（两个
漏极开路） 。它们都基本上指示电源
电源启用（ PEN =高） ，而且没有过错
条件。有两种逻辑的选项，
确定START和PGOOD状态;看到块
图或逻辑的选项表以了解详情。两
逻辑选项标识的后缀字母A或C
订购信息。
特点
12V电源供电
5V基准电压输出
5位数字 - 模拟转换器
可编程DAC范围内0.8-5.0V
可编程欠压和过压门限，
并锁存故障检测
可选延迟欠压（可编程带
外部电容）
欠压锁定（上电复位）
状态指示灯（ START ， PGOOD ）
未提交运算放大器
与ISL6551全桥控制器
20引脚SOIC ，20引脚QFN封装（ 5×5 ）的软件包
QFN封装：
- 符合JEDEC PUB95 MO- 220
QFN - 方形扁平无引线 - 封装外形
- 靠近芯片级封装尺寸，从而提高
PCB的效率，并具有更薄的外形
应用
电源高端微处理器和服务器
可搭配的ISL6551 FBC一个完整的全
桥48V输入转换器，或单独使用
订购信息
部分
数
ISL6550AIB
ISL6550CIB
ISL6550AIR
ISL6550CIR
TEMP 。 RANGE
(°C)
-40到85
-40到85
-40到85
-40到85
包
PKG 。 DWG 。 ＃
20引脚SOIC M20.3
20引脚SOIC M20.3
20引脚QFN
20引脚QFN
L20.5x5
L20.5x5
注：带“-T ”苏夫科幻X相同的零件编号可作为
磁带和卷轴。
1
注意：这些器件对静电放电敏感;遵循正确的IC处理程序。
1-888- INTERSIL或321-724-7143
|
Intersil公司（和设计）是Intersil Americas Inc.公司的注册商标。
版权所有 Intersil公司美洲2001年， 2003-2005年。版权所有。
提及的所有其他商标均为其各自所有者的财产。
ISL6550A ， ISL6550C
框图
VREF5
5
运算放大器
VOPM 3
VOPP 2
VOPOUT 4
PEN 16
-
+
5V
VCC
1
缓冲
5V参考
逻辑块
请参见选项A， C以下
PEN ： H = ENABLE ; L = DISABLE
R
ST
17日开始
ST
10μA至5V
OVUVSEN 19
OV
门槛
节目
UVLOCKOUT
（POR）
POR ： H = VDD过低; L = VDD OK
OV ： H =过电压; L = OK
UV
R
PG
18 PGOOD
PG
OVUVTH
8
UV ： H =欠压; L = OK
UVD ： H = UV延时超时;
L =无超时
R1
UV / OV HYST ：
见注
下面
驮9
VID4 11
VID3 12
VID2 13
VID1 14
UVDelay
（ EACH VID PIN）
10μA至5V
20 UVDLY
（ OPT ）
C1
DAC _buffer
7
BDAC
5-BIT
DAC
R2
VID0 15
DACLO 10
R4
6
GND
R3
注：图中所示引脚数都为20引脚SOIC封装。请检查引脚图引脚QFN封装的数字。
R5
A
注： UV / OV
滞后= 10 ％
POR
OV
UV
UVD
笔
R
笔
POR
Q
C
ST
注： UV / OV
滞后= 10 ％
POR
笔
R
笔
POR
Q
ST
S
Q Q ： H =故障;
L =无故障
UV
UVD
笔
笔
POR
Q
UV
OV
S
Q Q ： H =故障;
L =无故障
故障
LATCH
故障
LATCH
POR
OV
UV
PG
注： S输入主宰Q
PG
注： S输入主宰Q
3
FN9036.4
2005年1月18日
ISL6550A ， ISL6550C
引脚说明
注：PIN数字指的是20引脚SOIC封装。请
检查引脚图引脚QFN封装的数字。
VCC （正电源电压）引脚1 -
该电源引脚
提供电源给IC ;标称12V 。它应该是
直接旁路到GND引脚具有0.1pF的低ESR / ESL
电容。
GND （信号地）引脚6 -
这款电源引脚是
为IC的参考接地连接，以及任何电路，其
提供输入/输出到/从它。
VID0 - VID4 （ DAC数字输入代码控制）引脚15-11 -
这些DAC的数字输入控制代码行。 VID0
代表最不显着的位（ LSB ）和VID4
代表了最显着的位（ MSB ） 。表1示出了所有
的代码，并且它们的结果。请注意，设置所有输入
码低产生于BDAC的最大电压。该
最小电压时产生的所有代码都设置为高。逻辑
零被认为是系统地。一个FL oated输入或输入
比2.0V保持更高被认为是一个逻辑1电平。一
内部10μA电流源拉开VID引脚为逻辑
高（标称1.6V ） 。该引脚还TTL和LVTTL
兼容。
PEN （电源开启）引脚18 -
该数字输入引脚
使外部转换器通过启动或
PGOOD引脚。逻辑高电平（或FL燕麦），使输出
电压，逻辑低禁用它。该引脚具有10μA上拉
电流源，所以它可与开路集电极界面
或漏极开路驱动器。禁用时，开始输出
低， PGOOD输出为低电平。
OVUVTH （过压/欠压阈值）引脚8 -
该模拟输入引脚用于窗口编程
阈值的OV和UV比较。在OV -UV
窗口是围绕BDAC电压，并且可以是
从编程
±5%
to
±40%
关于BDAC电压。
该引脚的电压设定欠压阈值。国内
电路设置的过电压阈值，使得两个
阈值是为中心BDAC ，DAC输出
电压。例如，如果BDAC是2.5V，并且OVUVTH是2.0V
（ 0.5V以下BDAC ） ，则内部OV阈值是3.0V
（ 0.5V以上BDAC ） 。
OVUVSEN （过压/欠压感）引脚19 -
该模拟输入引脚检测电压的欠压
和过电压的目的。从BDAC一个电阻分压器
输出设置了紫外线水平，对OVTH / UVTH引脚; IC将
在内部反映了类似的电压为OV ，然后比较
他们俩的OVUVSEN输入。
驮脚9 （的BDAC电压范围高限） -
这
模拟输入引脚设置BDAC的高电平，并且是
通过外部3-电阻分压器（R1，R2编程
R 3）中的框图所示。
DACLO引脚10 （的BDAC电压范围下限） -
该模拟输入管脚设置BDAC的水平低，并且是
通过在示出的外部3-电阻分压器设定
的框图。
注：大约50K甲总电阻是最佳的R 1 ，R 2和
R3 。调整这些电阻的比率，以获得所需的大池和
DACLO电压电平。
UVDLY （欠压延时）引脚20 -
这是一个模拟
输入/输出引脚。当欠压阈值
超过时，一个潜在的故障被检测到。绑电容器
该UVDLY引脚由内部10μA源充电。该
斜坡电容器向阈值电压的时间（5V
标称值）确定的延迟时间。 （无电容提供
基本上无延迟）。
VOPP （正运放输入）端子2 -
该模拟输入引脚
是运算放大器的正输入端。
VOPM （运算放大器负输入）引脚3 -
该模拟输入引脚
是运算放大器的负输入端。
VOPOUT （运算放大器输出）引脚4 -
该模拟输出引脚
运算放大器的输出端。
BDAC （缓冲数位类比转换器）引脚7 -
这
模拟输出管脚的5位的DAC的输出。所有设置
输入码低产生于BDAC的最大电压。
最小电压产生时，所有的代码都设置为高。
见表1码。
Vref5相（ 5V参考电压）引脚5 -
这是一个模拟
输出引脚，它提供了一个精确的参考电压为
设置达基和DACLO电压电平。
启动引脚17 -
这是一个开漏下拉数字
输出引脚;它被拉到低时的一个或多个受监视的
条件是无效的;的输出变为高阻抗（以
被高外部拉低通过上拉电阻或
同等学历） ，如果所有条件都得到满足。看到逻辑选项表
为在各种条件。
PGOOD （电源良好）引脚18 -
这是一个开漏上拉
减数字输出引脚;它被拉低时，一个或一个以上的
所述监测的状况是无效的;输出变高
阻抗（拉高向外通过一个上拉
电阻器或等同物） ）如果所有的条件得到满足。看到逻辑
选择表的各种条件。
4
FN9036.4
2005年1月18日
ISL6550A ， ISL6550C
绝对最大额定值
电源电压，V
CC
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .+15V
输入，输出或I / O电压。 。 。 。 。 。 。 。 。 。 。 GND -0.3V到VCC + 0.3V
ESD额定值
人体模型（每MIL -STD- 883方法3015.7 ） 。 。 。 。 .3kV
机器型号（每EIAJ ED- 4701方法C - 111 ） 。 。 。 。 。 。 。 .200V
热信息
热阻
θ
JA
（ ° C / W）
θ
JC
（ ° C / W）
SOIC封装（典型值，注1 ） 。 。 。 。 。
65
不适用
QFN封装（典型，注2 ） 。 。 。 。 。 。
35
5
最高结温（塑料封装） 。 。
150
最大存储温度范围。 。 。 。 。 。 。 。 。 。 。 。 -65到150
最大的铅温度（焊接10秒） 。 。 。 。 。 。 。
300
（ SOIC - 只会提示）
对于推荐的焊接条件参见技术简介TB389 。
工作条件
电源电压，V
CC
. . . . . . . . . . . . . . . . . . . . . . . . . . . +12V
±10%
温度范围。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 - 40 ° C至85°C
结温范围。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 - 40 ° C至125°C
.
注意：如果运行条件超过上述“绝对最大额定值” ，可能对器件造成永久性损坏。这是一个应力只评级和操作
器件在这些或以上的本规范的业务部门所标明的任何其他条件不暗示。
注意事项：
1.
θ
JA
测定用安装在一个高的有效热导率测试板在自由空气中的分量。参见技术简介TB379了解详细信息。
2.
θ
JA
测量在自由空气与装在一个高有效热导率测试板用“直接连接”的功能的组件。
θ
JC ，
该
“外壳温度”的测量是在包装上底部的裸露金属焊盘的中心。参见技术简介TB379 。
电气规格
参数
电源电流
输入电流
欠压锁定
V
CC
UVLO开启阈值
V
CC
UVLO关断阈值
V
CC
UVLO阈值迟滞
DAC参考
T
A
= 25 ℃，和VDD = 12V，除非另有说明
符号
测试条件
民
典型值
最大
单位
I
IN
VCC = 12V
-
5
6
mA
9.2
8.2
-
9.4
8.4
1.0
9.9
8.9
-
-
-
-
DAC输出误差（见注3,4）
步长= 25mV的
Vdaclo = 0.8V至4.225V
IBDAC = 0.1毫安到-1mA
步长为50mV =
Vdaclo = 0.8V至3.45V
IBDAC = 0.1毫安到-1mA
步长= 100mV的
Vdaclo = 0.8V至1.9V
IBDAC = 0.1毫安到-1mA
-2
-
+2
mV
DAC输出误差（见注3,4）
-2
-
+4
mV
DAC输出误差（见注3,4）
-2
-
+6
mV
Vref5相电压
VID0 - VID4输入LPUL （ VIH ）
VID0 - VID4输入MPDL （ VIL）
VID0 - VID4输入上拉电流
VID0 - VID4输入漏电流
输出建立时间
UVDLY
源出电流
灌电流
门槛
Vvidx = 0V
Vvidx = 5V
± 1 LSB误差带
4.95
2.0
-
-15
-
-
-
-
-
-10
-
-
5.05
-
0.8
-
1
20
V
V
V
mA
A
s
-
-
-
-10
10
5
-
-
-
A
mA
V
5
FN9036.4
2005年1月18日
QQ：2880707522 复制
