ISL6142 ， ISL6152
数据表
2004年7月
FN9086.1
负电压热插拔控制器
该ISL6142 / 52 14针，负电压热插拔控制器
其允许电路板安全地插入和拔出，从活
背板。浪涌电流限制在由可编程值
控制外部N沟道通的栅极电压
晶体管。通晶体管截止时，如果输入电压是
比超额低于欠压阈值，或大于
电压阈值。该PWRGD / PWRGD输出可用于
直接使功率模块。当栅极和漏极
电压都被认为良好的输出被锁存在
活动状态。
该IntelliTrip
TM
电子断路器和可编程
电流限制功能，保护系统免受短路。
当过电流超过阈值，输出电流
断路器跳闸前的超时时间是有限的，并
关闭的FET 。在超时时间是可编程的与
外部电容器连接在CT引脚。如果故障消失
之前设定的超时时间，恢复正常工作。在
此外， IntelliTrip
TM
电子断路器具有快硬
故障停机，与阈值设定为4倍的过电流
跳闸点。当激活时， GATE立即关闭，
然后慢慢转过身对单重试。
在IS + ， IS-IS和IS
OUT
销相结合，以提供负载电流
显示器的功能，给出了负载电流的缩放版本
在IS
OUT
引脚。电流到电压转换完成
从IS放置一个电阻（ R9 ）
OUT
到负输入端（ -48V ） 。
典型用途
逻辑
供应
GND
故障
DIS
R10
R4
UV
R5
OV
R6
CT V
EE
IS-IS
IS + SENSE门
漏
负载
R9
C3
R7
R8
C1
R3 C2
R2
CL
RL
-48V IN
R1
Q1
-48V输出
IS
OUT
V
DD
GND
PWRGD
PWRGD
ISL6142/ISL6152
R1 = 0.02 (1%)
R2 = 10 (5%)
R3 = 18kΩ时（5％）
R4 = 549kΩ （1％）
R5 = 6.49kΩ （1％）
R6 = 10kΩ的（1％）
R7 = R8 = 400 (1%)
R9 = 4.99KΩ （1％）
R10 = 5.1KΩ （10％）
C1 = 150nF （ 25V ）
C2 =为3.3nF （ 100V ）
C3 = 1500pF （ 25V ）
Q1 = IRF530
CL = 100uF的电容器（ 100V ）
RL =等效负载
特点
从-20V工作于-80V （ -100V绝对最大额定值）
可编程浪涌电流
可编程超时
可编程电流限制
可编程过电压保护
可编程欠压保护
- 迟滞135 mV的滞后于电源4.7V
V
DD
欠压锁定（ UVLO ） 16.5V
IntelliTrip
TM
之间的电子电路断路器的区别
重度和中度的故障
- 用一个重试的短路故障快速关机（故障
当前> 4X电流限值） 。
FAULT引脚报告的过流超时的发生
禁止输入控制栅极关断和复位过电流
故障锁存器
负载电流监控功能
- 是
OUT
提供负载电流的缩放版本
- 由是电阻
OUT
到-V
IN
提供电流至电压
转变
电源良好输出控制
- 输出锁存“好”时，漏极和栅极电压
阈值被满足。
- （ PWRGD低电平有效： ISL6142 （L版）
- PWRGD高电平有效： ISL6152 （ H版）
无铅可用
相关文献
ISL6142 / 52EVAL1局设置，文档AN1000
ISL6140 / 50EVAL1局设置，文档AN9967
ISL6140 / 41EVAL1局设置，文档AN1020
ISL6141 / 51热插拔控制器，文件FN9079
ISL6141 / 51热插拔控制器，文件FN9039
ISL6116热插拔控制器，文件FN4778
注意：有关详细信息，请参阅www.intersil.com/hotplug 。
引脚
ISL6142或ISL6152 （ 14引脚SOIC ）
PWRGD / PWRGD 1
故障2
DIS
OV
UV
IS-IS
V
EE
3
4
5
6
7
ISL6142/52
顶视图
14 V
DD
13 CT
12
OUT
11漏极
10 GATE
9
8
是+
SENSE
应用
1
的VoIP （互联网语音协议）服务器
电信系统在-48V
负电源控制
+ 24V无线基站电源
注意：这些器件对静电放电敏感;遵循正确的IC处理程序。
1-888- INTERSIL或321-724-7143
|
Intersil的设计是Intersil美洲公司的注册商标。
Intellitrip 是Intersil美洲公司的商标。
版权所有 Intersil公司美洲2002年， 2004年，保留所有权利
ISL6142 ， ISL6152
订购信息
PART NUMBER TEMP 。 RANGE （
o
C)
ISL6142CB
ISL6142CBZA
（见注）
ISL6152CB
ISL6152CBZA
（见注）
ISL6142IB
ISL6142IBZA
（见注）
ISL6152IB
ISL6152IBZA
（见注）
0到70
0到70
0到70
0到70
-40到85
-40到85
-40到85
-40到85
包
PKG 。
DWG 。 ＃
14引脚SOIC M14.15
14引脚SOIC M14.15
（无铅）
14引脚SOIC M14.15
14引脚SOIC M14.15
（无铅）
14引脚SOIC M14.15
14引脚SOIC M14.15
（无铅）
14引脚SOIC M14.15
14引脚SOIC M14.15
（无铅）
*添加“ -T ”后缀部分号码磁带和卷轴包装。
注： Intersil无铅产品采用特殊的无铅材料
套;模塑料/晶片的附属材料和100 ％雾锡
板终止完成，这是既锡铅和兼容
无铅焊接操作。 Intersil无铅产品MSL
分类，可达到或超过无铅峰值回流温度
IPC / JEDEC J STD- 020B的无铅要求。
2
ISL6142 ， ISL6152
引脚说明
PWRGD （ ISL6142 ，L版）引脚1 -
这个数字输出
漏极开路下拉器件，并且可以被用于直接
使一个外部模块。在启动过程中的流失，
栅极电压与两个独立的比较器监视。
第一个比较着眼于漏极引脚电压进行比较
到内部V
PG
基准（ 1.3V ） ;这个测量
整个外部FET和检测电阻的电压降。
当漏极到V
EE
电压降小于1.3V ，则
先所需要的功率两个条件必须考虑
好满足。此外，GATE电压被监控
第二比较器必须在大约2.5V的其
正常工作电压（ 13.6V ） 。在满足这两个条件
PWRGD输出变为低电平，并在被锁定
激活状态时，使所述外部模块。当这种情况发生
两个比较器上面再也无法控制的讨论
输出。然而第三个比较器继续监视
漏极电压，并将带动PWRGD输出，如果处于非活动状态
漏极电压升高超过8V高于V
EE
。在
此外，任何关闭门的信号（过压
电压，欠电压，欠电压锁定手续，超额
当前超时，拉DIS引脚为高电平，或断电）
将复位锁存器和高驱动PWRGD输出
禁止模块。在这种情况下，输出下拉器件
关断，并在端子变为高阻抗。通常情况下一个
外部上拉某种被用来拉引脚为高电平（多
砖稳压器具有内置的上拉功能） 。
PWRGD （ ISL6152 ; H版）引脚1 -
这个数字输出
用于提供一个高电平有效的信号，使外部
模块。电源良好比较器是一样的
如上所述，但输出的活动状态是
反转（参照图37）。
当权力被认为是良好的（包括漏极和栅极的
正常）的输出被锁存到高电平状态，该
DMOS器件（ Q3）导通和吸收电流为V
EE
通过
一个6.2KΩ的电阻。 Q2的基极钳位到V
EE
把它
关。如果外部上拉电流足够高时（ >1毫安，为
例） ，该电阻两端的电压降将较大
足以产生一个逻辑高输出和使能外部
模块（在本例中， 1毫安X 6.2KΩ = 6.2V ） 。
请注意，对于所有的H版本，虽然这是一个数字销
在功能上，逻辑高电平由外部确定
上拉器件和电源，它是
连接; IC将不会夹住它下面的V
DD
电压。
因此，如果外部装置不具有其自身的
夹住，或者它是否会通过高电压而损坏，一个
外部钳位可能是必要的。
如果电源良好锁存器复位（门关闭） ，内部
DMOS器件（Q3）被关闭，并且Q2（ NPN型）接通到
钳上面的漏极电压输出一个二极管压降
产生一个逻辑低电平，指示功率不再良好。
FAULT引脚2 -
这个数字输出为开漏，上拉下来
装置中，参考V
EE
。它被拉到低电平，每当
所述过流锁存器被置位。它进入一个高阻抗
状态时，故障锁存器通过切换UV或DIS重置
销。一个外部上拉电阻到逻辑电源（ 5V或
少）是必需的;多个IC的故障输出可以是
线或运算在一起。如果不使用销应由
开。
DIS引脚3 -
此数字输入禁用FET驱动时，以
逻辑高电平状态。它有一个内部弱上拉器件到
内部5V电源（ 10μA ） ，所以开放的引脚也将作为一个逻辑
高。输入为1.6 V ，而上涨的标称跳变点，
和1.0V的滞后。的阈值电压被引用
到V
EE
，并且与CMOS逻辑电平兼容。逻辑
过低都会使门开启（假设其他4
在门控节所述条件也如此）。该
DIS引脚还可以用于重置过流锁存
当切换前高后低。如果不使用该引脚应连接到
负电源电压（-V
IN
).
OV （过电压）引脚4 -
该模拟输入比较
电压引脚上的1.255 V内部基准电压源
（标称值） 。当输入上面的参考
GATE引脚被迅速拉至低电平，以关闭外部
FET 。内置25mV的滞后将保持门关闭，直到
在OV引脚低于1.230V （标称高到低
阈值） 。一个典型的应用程序将使用一个外部电阻器
从V分频器
DD
到-V
IN
设置OV跳变平。一三
电阻分压器可用于同时设置OV和UV脱扣
点，以减少元件数量。
UV （低电压）引脚5 -
该模拟输入比较
电压引脚上的内部比较器具有内置
滞后135mV的。当UV输入低于该
1.120V标称参考电压时， GATE引脚
立即拉低，以关闭外部FET 。该
GATE将保持关闭，直到UV引脚上升超过1.255V
从低到高的门槛。一个典型的应用程序将使用
从V外部电阻分压器
DD
到-V
IN
设置在UV平
根据需要。一个三电阻分压器可用于同时设置
OV和UV跳变点，以减少元件数量。
紫外线引脚也用于复位过电流锁存器。该
引脚必须循环低于1.120V （标称值） ，然后上面
1.255V （标称值）来清除锁存器，并启动正常
启动序列。
IS-IS引脚6 -
这个模拟引脚是电流的负输入端
检测电路。感测电阻（ R7 ）之间连接
该引脚和V
EE
电阻器R1的一侧。 R 1 / R 7的比例
德网络网元我
SENSE
以IS
OUT
当前的缩放因子。如果目前的
检测未在该应用程序中使用的IS-销应
直接连到IS +引脚和节点应留有
浮动。
4
ISL6142 ， ISL6152
V
EE
7针 -
这是最负的电源电压，如
如在-48V系统。大多数其它信号的被引用
相对于这个引脚，即使它可能是远离了什么
被认为是一个接地参考。
SENSE引脚8 -
该模拟输入监视的电压降
外部检测电阻器，以确定是否在当前
流经它超过了编程的过电流保护
点（为50mV / RSENSE的） 。如果过电流阈值是
超过时，该电路将调节电流，以维持一
为50mV的跨越R1感测电阻器的额定电压降，
也称作器Rsense 。如果电流超过限制
设定的超时时间的
IntelliTrip
TM
电子
断路器
将跳闸并关闭FET 。
第二个比较器是用来检测和响应
快速硬故障。这个比较器的阈值被设置
比超额约4倍（ 210mV ）
电流跳变点。当硬件故障比较器的阈值
超出的GATE立即（典型为10μs ）关闭
(V
门
= V
EE
） ，则定时器复位，和一个单一的重试（软
启动）启动。
为+ 9针 -
这个模拟引脚是电流的正输入端
检测电路。感测电阻（ R8 ）之间连接
该引脚和R1的输出侧，其也被连接到
SENSE引脚。它应该与IS-电阻（ R7 ）为
尽可能（1％） ，以减少输出电流误差
（ IS
OUT
） 。如果电流检测未在该应用程序中使用的
IS +引脚应直接连到IS-IS引脚和节点
应悬空。
GATE引脚10 -
这
模拟输出驱动器的门
作为旁路晶体管外部FET 。 GATE引脚为高电平
（ FET是）满足下列条件时：
V
DD
UVLO高于其触发点（ 16.5V ）
在UV引脚电压高于其触发点（ 1.255V ）
在OV引脚电压低于其触发点（ 1.255V ）
无过流条件都存在。
禁用引脚为低电平。
1.3V和8.0V 。在初始启动时的漏极到V
EE
电压
差必须小于1.3V ，并且GATE电压
必须在其正常工作电压的2.5V （ 13.6V ）
电力被认为是良好的。当两个条件都
满足时， PWRGD / PWRGD输出锁存到主动
状态。在这一点上只有8V漏极比较可以
控制PWRGD / PWRGD输出，并驾驶它不活跃
当漏极电压超过V
EE
超过8.0V 。
IS
OUT
引脚12 -
这个模拟引脚是电流的输出
检测电路。这个引脚流出的电流（ IS
OUT
）是
正比于流过R 1意义上的电流
电阻（我
SENSE
） 。缩放因子，IS
OUT
/I
SENSE
is
由R1 / R7的电阻比来定义。电流至电压
转换是通过将一个电阻从该完成
销到-V
IN
。流出引脚的电流由提供
内部13V稳压和不应该超过600μA 。
输出电压钳位在大约8V 。如果目前的
检测未在该应用程序中使用的引脚应保持
开。
CT引脚13 -
该模拟I / O引脚用于超额编程
当前的超时期限与连接到一个电容器
负供电线（-V
IN
这等于V
EE
） 。中
正常工作时，该引脚被拉低到V
EE
。中
电流限制，电容器被充电以20μA
（标称值）电流源。当CT引脚收费8.5V ，
它超时，门被锁了。如果短路
之前消失在超时时， GATE将保持。如果
无电容器连接，超时会快得多，
仅与封装引脚电容（ 510 pF）时，以
费。如果没有外部电容器连接在CT引脚
将发生在几个超时
微秒。
设置所需的时间
走出一段时间的使用：
DT = （ C * DV） / I = （ C * 8.5 ） / 20
A
= 0.425*10
6
* C
注：印刷电路板的寄生电容（ CT引脚来
负输入端，-V
IN
）应考虑到当
计算C3的需要所需的超时值。
如果有任何的5个条件受到侵害时， GATE引脚将
拉低关断或通过FET的电流调节。
门被锁断，只有当过电流事件
超过设定的超时时间。
栅极驱动为高电平由弱（ -50μA标称值）拉
的电流源，以便慢慢地接通FET 。它的驱动
低通过70毫安（标称）下拉器件三的
上述截止条件。较大（ 350毫安标称值）上拉
下拉电流中的一个的情况下关断场效应管很快
硬故障，其中检测引脚电压超过
大约210mV 。
漏针11 -
该模拟输入监视的电压
在FET漏极的电源良好功能。漏极输入
被绑定到两个比较器与内部基准电压
V
DD
引脚14 -
这是最积极的电源引脚。它
范围可以从欠压锁定阈值（ 16.5V ）
到+ 80V （相对于V
EE
） 。该引脚可承受高达100V
不损坏IC 。
5
QQ：2881677436 复制
