IS61SP25616
IS61SP25618
256K ×16 ， 256K ×18同步
PIPELINED静态RAM
特点
内部自定时写周期
单个字节写入控制和全局写
时钟控制，注册地址，数据和
控制
奔腾或线性突发序列控制使用
MODE INPUT
三个芯片使简单的深度扩张
和地址流水线
常见的数据输入和数据输出
JEDEC 100引脚TQFP和
119引脚PBGA封装
单+ 3.3V ， + 10 ％， - 5 ％电源
掉电贪睡模式
ISSI
2001年4月
描述
该
ISSI
IS61SP25616和IS61SP25618是一个高速
同步静态RAM设计为提供一个可破裂的，
对于高速网络的高性能存储器和
通信应用。它是作为262,144
由16比特和18比特的话，制造与
ISSI
's
先进的CMOS技术。该器件集成了2位
突发计数器，高速SRAM的芯，和高的驱动
功能输出到一个单片电路。所有
同步输入都会通过由控制寄存器
的正边沿触发的单时钟输入。
写周期是内部自定时的，由发起
在时钟输入的上升沿。写周期可以从
一到四个字节宽的写控制的控制
输入。
单独的字节使能允许写入单个字节。
BW1
控制DQ1-8 ，
BW2
控制DQ9-16 ，条件
by
BWE
为低。一个低电平
GW
输入会导致所有
字节写入。
连发可以启动或者
ADSP
（地址状态
处理器）或
ADSC
（地址状态缓存控制器）
输入引脚。可生成后续的脉冲串地址
内部和由受控
ADV
（突发地址
提前）输入引脚。
在模式引脚用于选择该串序列顺序，
当该引脚连接到低电平线性脉冲串来实现的。
当该引脚为高电平或交错突发实现
悬空。
快速访问时间
符号
t
KQ
t
KC
参数
时钟存取时间
周期
频率
-166
3.5
6
166
-150
3.8
6.7
150
-133
4
7.5
133
-5
5
10
100
单位
ns
ns
兆赫
ISSI保留随时更改其产品在任何时候，恕不另行通知，以改进设计和提供最好的产品的权利。我们假设任何不承担责任
它可能出现在本出版物中的错误。 版权所有2001年，集成的芯片解决方案，公司
集成的芯片解决方案，公司 - 1-800-379-4774
REV 。一
04/17/01
1
IS61SP25616
IS61SP25618
框图
ISSI
模式
ADV
CLK
BURST
计数器
ADSC
ADSP
A2-A17
A1
A0
2
18
16
CLK2
CLR
2
18
256K ×16 / 256K ×18
存储阵列
地址
注册
GW
16或18的
16或18的
BWE
BW1
BW1
字节写
注册
BW2
BW2
字节写
注册
2
CLK
数据
输入
注册
数据
产量
注册
CLK2
CLK
CE1
CE2
CE2
启用
注册
启用
注册
OE
DQ1 - DQ16
or
DQ1 - DQ18
2
集成的芯片解决方案，公司 - 1-800-379-4774
REV 。一
04/17/01
IS61SP25616
IS61SP25618
引脚配置
119引脚PBGA （顶视图）
100引脚TQFP
ISSI
A6
A7
CE
CE2
NC
NC
BW2
BW1
CE2
VCC
GND
CLK
GW
BWE
OE
ADSC
ADSP
ADV
A8
A9
1
A
VCCQ
B
NC
C
NC
D
DQ9
E
NC
F
VCCQ
G
NC
H
DQ12
J
VCCQ
K
NC
L
DQ14
M
VCCQ
N
DQ16
P
NC
R
NC
T
NC
U
VCCQ
2
3
4
5
6
7
A6
CE2
A7
NC
DQ10
NC
DQ11
NC
VCC
DQ13
NC
DQ15
NC
NC
A5
A11
NC
A4
A3
A2
GND
GND
GND
BW2
GND
NC
GND
GND
GND
GND
GND
模式
A10
NC
ADSP
ADSC
VCC
NC
CE
OE
ADV
GW
VCC
CLK
NC
BWE
A1
A0
VCC
NC
NC
A8
A9
A12
GND
GND
GND
GND
GND
NC
GND
BW1
GND
GND
GND
NC
A14
NC
A16
CE2
A15
NC
NC
DQ7
NC
DQ5
VCC
NC
DQ3
NC
DQ2
NC
A13
A17
NC
VCCQ
NC
NC
NC
DQ8
VCCQ
DQ6
NC
VCCQ
DQ4
NC
VCCQ
NC
DQ1
NC
ZZ
VCCQ
NC
NC
NC
VCCQ
GND
NC
NC
DQ9
DQ10
GND
VCCQ
DQ11
DQ12
NC
VCC
NC
GND
DQ13
DQ14
VCCQ
GND
DQ15
DQ16
NC
NC
GND
VCCQ
NC
NC
NC
100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81
80
1
79
2
78
3
77
4
76
5
75
6
74
7
73
8
72
9
71
10
70
11
69
12
68
13
67
14
66
15
65
16
64
17
63
18
62
19
61
20
60
21
59
22
58
23
57
24
56
25
55
26
54
27
53
28
52
29
51
30
31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50
模式
A5
A4
A3
A2
A1
A0
NC
NC
GND
VCC
NC
NC
A10
A11
A12
A13
A14
A15
A16
A17
NC
NC
VCCQ
GND
NC
NC
DQ8
DQ7
GND
VCCQ
DQ6
DQ5
GND
NC
VCC
ZZ
DQ4
DQ3
VCCQ
GND
DQ2
DQ1
NC
NC
GND
VCCQ
NC
NC
NC
256K ×16
引脚说明
A0, A1
同步地址输入。这些
引脚必须绑的两个最低有效位
地址总线。
同步地址输入
同步时钟
同步处理器地址
状态
同步控制器地址
状态
同步突发地址进展
同步字节写使能
BWE
GW
OE
DQ1-DQ16
模式
V
CC
GND
V
CCQ
ZZ
同步字节写使能
全球同步的写使能
OUTPUT ENABLE
同步数据的输入/输出
突发序列模式选择
+ 3.3V电源
地
隔离输出缓冲器电源： + 3.3V
贪睡启用
A2-A17
CLK
ADSP
ADSC
ADV
BW1-BW2
CE，
CE2,
CE2
同步芯片使能
集成的芯片解决方案，公司 - 1-800-379-4774
REV 。一
04/17/01
3
IS61SP25616
IS61SP25618
引脚配置
ISSI
100引脚TQFP
7
A6
A7
CE
CE2
NC
NC
BW2
BW1
CE2
VCC
GND
CLK
GW
BWE
OE
ADSC
ADSP
ADV
A8
A9
119引脚PBGA （顶视图）
1
A
VCCQ
B
NC
C
NC
D
DQ9
E
NC
F
VCCQ
G
NC
H
DQ12
J
VCCQ
K
NC
L
DQ14
M
VCCQ
N
DQ16
P
NC
R
NC
T
NC
U
VCCQ
NC
NC
NC
NC
NC
VCCQ
A11
A10
NC
A14
A17
ZZ
A5
模式
VCC
GND
A13
NC
DQP2
GND
A0
GND
NC
DQ1
NC
GND
A1
GND
DQ2
NC
DQ15
GND
NC
GND
NC
BWE
DQ13
GND
CLK
GND
BW1
GND
NC
DQ3
NC
DQ4
NC
VCCQ
VCC
NC
VCC
NC
VCC
VCCQ
NC
GND
DQ11
NC
GND
BW2
DQ10
GND
NC
GND
NC
CE
OE
ADV
GW
GND
GND
GND
GND
GND
DQP1
NC
DQ7
NC
DQ5
NC
DQ8
VCCQ
DQ6
NC
A7
A2
VCC
A12
A15
NC
CE2
A3
A6
A4
2
3
4
5
6
ADSP
ADSC
A8
A9
A16
CE2
VCCQ
NC
NC
NC
NC
VCCQ
GND
NC
NC
DQ9
DQ10
GND
VCCQ
DQ11
DQ12
NC
VCC
NC
GND
DQ13
DQ14
VCCQ
GND
DQ15
DQ16
DQP2
NC
GND
VCCQ
NC
NC
NC
100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81
80
1
79
2
78
3
77
4
76
5
75
6
74
7
73
8
72
9
71
10
70
11
69
12
68
13
67
14
66
15
65
16
64
17
63
18
62
19
61
20
60
21
59
22
58
23
57
24
56
25
55
26
54
27
53
28
52
29
51
30
31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50
A17
NC
NC
VCCQ
GND
NC
DQP1
DQ8
DQ7
GND
VCCQ
DQ6
DQ5
GND
NC
VCC
ZZ
DQ4
DQ3
VCCQ
GND
DQ2
DQ1
NC
NC
GND
VCCQ
NC
NC
NC
256K ×18
引脚说明
A0, A1
同步地址输入。这些
引脚必须绑的两个最低有效位
地址总线。
同步地址输入
同步时钟
同步处理器地址
状态
同步控制器地址
状态
同步突发地址进展
同步字节写使能
同步字节写使能
GW
OE
DQ1-DQ16
模式
V
CC
GND
V
CCQ
ZZ
DQP1-DQP2
全球同步的写使能
OUTPUT ENABLE
同步数据的输入/输出
突发序列模式选择
+ 3.3V电源
地
隔离输出缓冲器电源： + 3.3V
贪睡启用
奇偶校验数据的I / O DQP1是奇偶校验DQ1-8 ;
DQP2是奇偶校验DQ9-16
CE，
CE2,
CE2
同步芯片使能
A2-A17
CLK
ADSP
ADSC
ADV
BW1-BW2
BWE
4
集成的芯片解决方案，公司 - 1-800-379-4774
REV 。一
04/17/01
模式
A5
A4
A3
A2
A1
A0
NC
NC
GND
VCC
NC
NC
A10
A11
A12
A13
A14
A15
A16
IS61SP25616
IS61SP25618
真值表
手术
取消选择，掉电
取消选择，掉电
取消选择，掉电
取消选择，掉电
取消选择，掉电
读周期，开始突发
读周期，开始突发
写周期，开始突发
读周期，继续突发
读周期，继续突发
读周期，继续突发
读周期，继续突发
写周期，继续突发
写周期，继续突发
读周期，暂停突发
读周期，暂停突发
读周期，暂停突发
读周期，暂停突发
写周期，暂停突发
写周期，暂停突发
地址
二手
无
无
无
无
无
外
外
外
NEXT
NEXT
NEXT
NEXT
NEXT
NEXT
当前
当前
当前
当前
当前
当前
CE
H
L
L
X
X
L
L
L
X
X
H
H
X
H
X
X
H
H
X
H
CE2
X
X
L
X
L
H
H
H
X
X
X
X
X
X
X
X
X
X
X
X
CE2
X
H
X
H
X
L
L
L
X
X
X
X
X
X
X
X
X
X
X
X
ADSP ADSC
X
L
L
H
H
L
H
H
H
H
X
X
H
X
H
H
X
X
H
X
L
X
X
L
L
X
L
L
H
H
H
H
H
H
H
H
H
H
H
H
ADV写
X
X
X
X
X
X
X
X
L
L
L
L
L
L
H
H
H
H
H
H
X
X
X
X
X
X
读
写
读
读
读
读
写
写
读
读
读
读
写
写
ISSI
OE
X
X
X
X
X
X
X
X
L
H
L
H
X
X
L
H
L
H
X
X
DQ
高-Z
高-Z
高-Z
高-Z
高-Z
Q
Q
D
Q
高-Z
Q
高-Z
D
D
Q
高-Z
Q
高-Z
D
D
部分真理表
功能
读
读
写字节1
写的所有字节
写的所有字节
GW
H
H
H
H
L
BWE
H
L
L
L
X
BW1
X
H
L
L
X
BW2
X
H
H
L
X
集成的芯片解决方案，公司 - 1-800-379-4774
REV 。一
04/17/01
5
IS61SP25616
IS61SP25618
256K ×16 ， 256K ×18同步
PIPELINED静态RAM
特点
内部自定时写周期
单个字节写入控制和全局写
时钟控制，注册地址，数据和
控制
奔腾或线性突发序列控制使用
MODE INPUT
三个芯片使简单的深度扩张
和地址流水线
常见的数据输入和数据输出
JEDEC 100引脚TQFP和
119引脚PBGA封装
单+ 3.3V ， + 10 ％， - 5 ％电源
掉电贪睡模式
ISSI
2001年4月
描述
该
ISSI
IS61SP25616和IS61SP25618是一个高速
同步静态RAM设计为提供一个可破裂的，
对于高速网络的高性能存储器和
通信应用。它是作为262,144
由16比特和18比特的话，制造与
ISSI
's
先进的CMOS技术。该器件集成了2位
突发计数器，高速SRAM的芯，和高的驱动
功能输出到一个单片电路。所有
同步输入都会通过由控制寄存器
的正边沿触发的单时钟输入。
写周期是内部自定时的，由发起
在时钟输入的上升沿。写周期可以从
一到四个字节宽的写控制的控制
输入。
单独的字节使能允许写入单个字节。
BW1
控制DQ1-8 ，
BW2
控制DQ9-16 ，条件
by
BWE
为低。一个低电平
GW
输入会导致所有
字节写入。
连发可以启动或者
ADSP
（地址状态
处理器）或
ADSC
（地址状态缓存控制器）
输入引脚。可生成后续的脉冲串地址
内部和由受控
ADV
（突发地址
提前）输入引脚。
在模式引脚用于选择该串序列顺序，
当该引脚连接到低电平线性脉冲串来实现的。
当该引脚为高电平或交错突发实现
悬空。
快速访问时间
符号
t
KQ
t
KC
参数
时钟存取时间
周期
频率
-166
3.5
6
166
-150
3.8
6.7
150
-133
4
7.5
133
-5
5
10
100
单位
ns
ns
兆赫
ISSI保留随时更改其产品在任何时候，恕不另行通知，以改进设计和提供最好的产品的权利。我们假设任何不承担责任
它可能出现在本出版物中的错误。 版权所有2001年，集成的芯片解决方案，公司
集成的芯片解决方案，公司 - 1-800-379-4774
REV 。一
04/17/01
1
IS61SP25616
IS61SP25618
框图
ISSI
模式
ADV
CLK
BURST
计数器
ADSC
ADSP
A2-A17
A1
A0
2
18
16
CLK2
CLR
2
18
256K ×16 / 256K ×18
存储阵列
地址
注册
GW
16或18的
16或18的
BWE
BW1
BW1
字节写
注册
BW2
BW2
字节写
注册
2
CLK
数据
输入
注册
数据
产量
注册
CLK2
CLK
CE1
CE2
CE2
启用
注册
启用
注册
OE
DQ1 - DQ16
or
DQ1 - DQ18
2
集成的芯片解决方案，公司 - 1-800-379-4774
REV 。一
04/17/01
IS61SP25616
IS61SP25618
引脚配置
119引脚PBGA （顶视图）
100引脚TQFP
ISSI
A6
A7
CE
CE2
NC
NC
BW2
BW1
CE2
VCC
GND
CLK
GW
BWE
OE
ADSC
ADSP
ADV
A8
A9
1
A
VCCQ
B
NC
C
NC
D
DQ9
E
NC
F
VCCQ
G
NC
H
DQ12
J
VCCQ
K
NC
L
DQ14
M
VCCQ
N
DQ16
P
NC
R
NC
T
NC
U
VCCQ
2
3
4
5
6
7
A6
CE2
A7
NC
DQ10
NC
DQ11
NC
VCC
DQ13
NC
DQ15
NC
NC
A5
A11
NC
A4
A3
A2
GND
GND
GND
BW2
GND
NC
GND
GND
GND
GND
GND
模式
A10
NC
ADSP
ADSC
VCC
NC
CE
OE
ADV
GW
VCC
CLK
NC
BWE
A1
A0
VCC
NC
NC
A8
A9
A12
GND
GND
GND
GND
GND
NC
GND
BW1
GND
GND
GND
NC
A14
NC
A16
CE2
A15
NC
NC
DQ7
NC
DQ5
VCC
NC
DQ3
NC
DQ2
NC
A13
A17
NC
VCCQ
NC
NC
NC
DQ8
VCCQ
DQ6
NC
VCCQ
DQ4
NC
VCCQ
NC
DQ1
NC
ZZ
VCCQ
NC
NC
NC
VCCQ
GND
NC
NC
DQ9
DQ10
GND
VCCQ
DQ11
DQ12
NC
VCC
NC
GND
DQ13
DQ14
VCCQ
GND
DQ15
DQ16
NC
NC
GND
VCCQ
NC
NC
NC
100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81
80
1
79
2
78
3
77
4
76
5
75
6
74
7
73
8
72
9
71
10
70
11
69
12
68
13
67
14
66
15
65
16
64
17
63
18
62
19
61
20
60
21
59
22
58
23
57
24
56
25
55
26
54
27
53
28
52
29
51
30
31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50
模式
A5
A4
A3
A2
A1
A0
NC
NC
GND
VCC
NC
NC
A10
A11
A12
A13
A14
A15
A16
A17
NC
NC
VCCQ
GND
NC
NC
DQ8
DQ7
GND
VCCQ
DQ6
DQ5
GND
NC
VCC
ZZ
DQ4
DQ3
VCCQ
GND
DQ2
DQ1
NC
NC
GND
VCCQ
NC
NC
NC
256K ×16
引脚说明
A0, A1
同步地址输入。这些
引脚必须绑的两个最低有效位
地址总线。
同步地址输入
同步时钟
同步处理器地址
状态
同步控制器地址
状态
同步突发地址进展
同步字节写使能
BWE
GW
OE
DQ1-DQ16
模式
V
CC
GND
V
CCQ
ZZ
同步字节写使能
全球同步的写使能
OUTPUT ENABLE
同步数据的输入/输出
突发序列模式选择
+ 3.3V电源
地
隔离输出缓冲器电源： + 3.3V
贪睡启用
A2-A17
CLK
ADSP
ADSC
ADV
BW1-BW2
CE，
CE2,
CE2
同步芯片使能
集成的芯片解决方案，公司 - 1-800-379-4774
REV 。一
04/17/01
3
IS61SP25616
IS61SP25618
引脚配置
ISSI
100引脚TQFP
7
A6
A7
CE
CE2
NC
NC
BW2
BW1
CE2
VCC
GND
CLK
GW
BWE
OE
ADSC
ADSP
ADV
A8
A9
119引脚PBGA （顶视图）
1
A
VCCQ
B
NC
C
NC
D
DQ9
E
NC
F
VCCQ
G
NC
H
DQ12
J
VCCQ
K
NC
L
DQ14
M
VCCQ
N
DQ16
P
NC
R
NC
T
NC
U
VCCQ
NC
NC
NC
NC
NC
VCCQ
A11
A10
NC
A14
A17
ZZ
A5
模式
VCC
GND
A13
NC
DQP2
GND
A0
GND
NC
DQ1
NC
GND
A1
GND
DQ2
NC
DQ15
GND
NC
GND
NC
BWE
DQ13
GND
CLK
GND
BW1
GND
NC
DQ3
NC
DQ4
NC
VCCQ
VCC
NC
VCC
NC
VCC
VCCQ
NC
GND
DQ11
NC
GND
BW2
DQ10
GND
NC
GND
NC
CE
OE
ADV
GW
GND
GND
GND
GND
GND
DQP1
NC
DQ7
NC
DQ5
NC
DQ8
VCCQ
DQ6
NC
A7
A2
VCC
A12
A15
NC
CE2
A3
A6
A4
2
3
4
5
6
ADSP
ADSC
A8
A9
A16
CE2
VCCQ
NC
NC
NC
NC
VCCQ
GND
NC
NC
DQ9
DQ10
GND
VCCQ
DQ11
DQ12
NC
VCC
NC
GND
DQ13
DQ14
VCCQ
GND
DQ15
DQ16
DQP2
NC
GND
VCCQ
NC
NC
NC
100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81
80
1
79
2
78
3
77
4
76
5
75
6
74
7
73
8
72
9
71
10
70
11
69
12
68
13
67
14
66
15
65
16
64
17
63
18
62
19
61
20
60
21
59
22
58
23
57
24
56
25
55
26
54
27
53
28
52
29
51
30
31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50
A17
NC
NC
VCCQ
GND
NC
DQP1
DQ8
DQ7
GND
VCCQ
DQ6
DQ5
GND
NC
VCC
ZZ
DQ4
DQ3
VCCQ
GND
DQ2
DQ1
NC
NC
GND
VCCQ
NC
NC
NC
256K ×18
引脚说明
A0, A1
同步地址输入。这些
引脚必须绑的两个最低有效位
地址总线。
同步地址输入
同步时钟
同步处理器地址
状态
同步控制器地址
状态
同步突发地址进展
同步字节写使能
同步字节写使能
GW
OE
DQ1-DQ16
模式
V
CC
GND
V
CCQ
ZZ
DQP1-DQP2
全球同步的写使能
OUTPUT ENABLE
同步数据的输入/输出
突发序列模式选择
+ 3.3V电源
地
隔离输出缓冲器电源： + 3.3V
贪睡启用
奇偶校验数据的I / O DQP1是奇偶校验DQ1-8 ;
DQP2是奇偶校验DQ9-16
CE，
CE2,
CE2
同步芯片使能
A2-A17
CLK
ADSP
ADSC
ADV
BW1-BW2
BWE
4
集成的芯片解决方案，公司 - 1-800-379-4774
REV 。一
04/17/01
模式
A5
A4
A3
A2
A1
A0
NC
NC
GND
VCC
NC
NC
A10
A11
A12
A13
A14
A15
A16
IS61SP25616
IS61SP25618
真值表
手术
取消选择，掉电
取消选择，掉电
取消选择，掉电
取消选择，掉电
取消选择，掉电
读周期，开始突发
读周期，开始突发
写周期，开始突发
读周期，继续突发
读周期，继续突发
读周期，继续突发
读周期，继续突发
写周期，继续突发
写周期，继续突发
读周期，暂停突发
读周期，暂停突发
读周期，暂停突发
读周期，暂停突发
写周期，暂停突发
写周期，暂停突发
地址
二手
无
无
无
无
无
外
外
外
NEXT
NEXT
NEXT
NEXT
NEXT
NEXT
当前
当前
当前
当前
当前
当前
CE
H
L
L
X
X
L
L
L
X
X
H
H
X
H
X
X
H
H
X
H
CE2
X
X
L
X
L
H
H
H
X
X
X
X
X
X
X
X
X
X
X
X
CE2
X
H
X
H
X
L
L
L
X
X
X
X
X
X
X
X
X
X
X
X
ADSP ADSC
X
L
L
H
H
L
H
H
H
H
X
X
H
X
H
H
X
X
H
X
L
X
X
L
L
X
L
L
H
H
H
H
H
H
H
H
H
H
H
H
ADV写
X
X
X
X
X
X
X
X
L
L
L
L
L
L
H
H
H
H
H
H
X
X
X
X
X
X
读
写
读
读
读
读
写
写
读
读
读
读
写
写
ISSI
OE
X
X
X
X
X
X
X
X
L
H
L
H
X
X
L
H
L
H
X
X
DQ
高-Z
高-Z
高-Z
高-Z
高-Z
Q
Q
D
Q
高-Z
Q
高-Z
D
D
Q
高-Z
Q
高-Z
D
D
部分真理表
功能
读
读
写字节1
写的所有字节
写的所有字节
GW
H
H
H
H
L
BWE
H
L
L
L
X
BW1
X
H
L
L
X
BW2
X
H
H
L
X
集成的芯片解决方案，公司 - 1-800-379-4774
REV 。一
04/17/01
5
QQ：2880707522 复制
