72 MB（ 2M ×36 & 4M ×18 ）
QUAD （突发的4 ）同步SRAM
引脚说明
符号
K, K
C, C
CQ ， CQ
DOFF
SA
SA
D0–D8
D9–D17
D18–D26
D27–D35
Q0–Q8
Q9–Q17
Q18–Q26
Q27–Q35
D0–D8
D9–D17
Q0–Q8
Q9–Q17
W
R
6B ，6A
6P ， 6R
11A, 1A
1H
3A,
图9A ，图4B， 8B ，5C ，7C， 5N， 6N， 7N ，4P ， 5P ， 7P ， 8P ，3R，4R ，5R，
7R,
8R, 9R
引脚数
输入时钟。
输入时钟输出数据的控制。
输出回波时钟。
DLL禁用时低。
2M
×36的地址输入。
描述
10A,
图3A ，图9A，图4B， 8B ，5C ，7C， 5N， 6N， 7N ，4P ， 5P ， 7P ， 8P ， 3R，4R，
4M
×18的地址输入。
5R,
7R, 8R, 9R
10P ， 11N ，11M， 10K， 11J ，11G ，10E ，11D ，11C
10N ， 9M， 9L ， 9J ， 10G， 9F ，10D，如图9C所示， 9B
图3B ，3C， 2D ，3F ，2G， 3J， 3L ，3M， 2N
图1C ，1D， 2E， 1G， 1J， 2K ，1M， 1N ，2P
11P ， 10M ， 11L ， 11K ， 10J ， 11F ， 11E ， 10C ， 11B
9P ， 9N ， 10L ， 9K ， 9G ， 10F ， 9E ， 9D ， 10B
2B ，3D，3E ，2F ，3G， 3K， 2L， 3N ，3P
图1B ，2C ，1E， 1F， 2J ， 1K ， 1L ，2M， 1P
10P ， 11N ，11M， 10K， 11J ，11G ，10E ，11D ，11C
图3B ，3C， 2D ，3F ，2G， 3J， 3L ，3M， 2N
11P ， 10M ， 11L ， 11K ， 10J ， 11F ， 11E ， 10C ， 11B
2B ，3D，3E ，2F ，3G， 3K， 2L， 3N ，3P
4A
8A
2M
×36的数据输入。
2M
×36的数据输出。
4M
×18的数据输入。
4M
×18的数据输出。
写控制，低电平有效。
读控制，低电平有效。
2M
×36字节的写控制，低电平有效。
4M
×18字节的写控制，低电平有效。
输入参考电平。
电源。
输出电源。
地面上。
输出驱动器阻抗控制。
IEEE 1149.1测试输入（ 1.8V LVTTL列弗
ELS） 。
IEEE 1149.1测试输出（ 1.8V LVTTL电平） 。
BW
0,
BW
1,
BW
2,
BW
3
图7B ，图7A ，图5A ，图5B
BW
0,
BW
1
V
REF
V
DD
V
DDQ
V
SS
ZQ
TMS ， TDI ， TCK
TDO
NC的X36
NC的X18
7B ， 5A
2H, 10H
5楼， 7楼， 5G ， 7G ， 5H ， 7H ， 5J ， 7J ， 5K ， 7K
4E,8E,4F,8F,4G,8G,3H,4H,8H,9H,4J,8J,4K,8K,4L,8L
图4C ，8C ，4D， 5D ，6D， 7D ，8D， 5E ，6E ，7E， 6F ，6G ，6H， 6J ，
6K ，5L， 6L ，7L ，4M， 5M ，6M， 7M ，8M， 4N， 8N
11H
10R, 11R, 2R
1R
图2A，图10A ，图6C
图2A，图7A ，1B， 5B ，9B， 10B ，1C ，2C ，6C， 9C ，1D， 9D ，10D， 1E ，2E，
9E ， 1F ， 9F ， 10F ， 1G ， 9G ， 10G ， 1J ， 2J ， 9J ， 1K ， 2K ， 9K ， 1L ， 9L ，
10L， 1M，2M ，9M ，1N ， 9N ， 10N ， 1P ，
2P,
9P
集成的芯片解决方案，公司
启示录
B
11/10/09
3
QQ：2880707522 复制
