IS61LP6432A
IS61LP6436A
64K ×32 ， 64K ×36同步
PIPELINED静态RAM
特点
内部自定时写周期
单个字节写入控制和全局写
时钟控制，注册地址，数据和
控制
奔腾或线性突发序列控制使用
MODE INPUT
三个芯片使简单的深度扩张
和地址流水线
常见的数据输入和数据输出
JEDEC 100引脚TQFP封装
掉电贪睡模式
- 电源：
+3.3V V
DD
+ 3.3V或2.5V V
DDQ
（ I / O）
无铅可
ISSI
2005年9月
描述
该
ISSI
IS61LP6432A / 36A是一个高速同步
静态RAM设计为提供一个可破裂的，高性
曼斯内存用于高速联网和通信
化的应用程序。该IS61LP6432A组织为64K
由32比特和IS61LP6436A词语被组织为64K
字由36位。与制造
ISSI
先进的CMOS
技术，该器件集成了一个2位的突发计数器，高
高速SRAM核心和高驱动能力输出到一个
单片电路。所有同步输入都会
通过由一个正边沿触发的控制寄存器
单时钟输入。
写周期是内部自定时的，由发起
在时钟输入的上升沿。写周期可以从
一到四个字节宽的写控制的控制
输入。
单独的字节使能允许写入单个字节。
BW1
控制DQA ，
BW2
控制DQB ，
BW3
控制
DQC ，
BW4
控制DQD ，通过调节
BWE
存在
低。一个低电平
GW
输入会导致所有的字节是
写的。
连发可以启动或者
ADSP
（地址状态
处理器）或
ADSC
（地址状态缓存控制器）
输入引脚。可生成后续的脉冲串地址
内部和由受控
ADV
（突发地址
提前）输入引脚。
在模式引脚用于选择该串序列顺序，
当该引脚连接到低电平线性脉冲串来实现的。
当该引脚为高电平或交错突发实现
悬空。
快速访问时间
符号
t
KQ
t
KC
参数
时钟存取时间
周期
频率
-166
3.5
6
166
-133
4
7.5
133
单位
ns
ns
兆赫
2005集成芯片解决方案， Inc.保留所有权利。 ISSI公司保留更改本规范及其产品在任何时候，恕不另行通知。 ISSI不承担任何责任
所产生的本文所述的任何信息，产品或服务的使用或应用。建议客户依赖于任何之前获得此设备规范的最新版本
公布的信息及订货产品之前。
集成的芯片解决方案，公司 - 1-800-379-4774
版本B
09/02/05
1
IS61LP6432A
IS61LP6436A
框图
模式
Q0
A0'
ISSI
CLK
A0
CLK
二进制
计数器
ADV
ADSC
ADSP
CE
CLR
Q1
A1'
A1
64K ×32
64K ×36
存储阵列
14
16
A15-A0
16
D
Q
地址
注册
CE
CLK
x32/x36
x32/x36
GW
BWE
BW4
DQD
字节写
注册
CLK
D
Q
BW3
DQC
Q
字节写
注册
CLK
D
BW2
DQB
字节写
注册
CLK
D
Q
BW1
DQA
Q
字节写
注册
CLK
D
CE
CE2
CE2
D
Q
4
启用
注册
CE
CLK
输入
注册
CLK
产量
注册
CLK
x32/x36
OE
DQ [31：0 ]
DQ [35 ：0]的
D
Q
启用
延迟
注册
CLK
OE
2
集成的芯片解决方案，公司 - 1-800-379-4774
版本B
09/02/05
IS61LP6432A
IS61LP6436A
引脚配置
100引脚TQFP
A6
A7
CE
CE2
BW4
BW3
BW2
BW1
CE2
VDD
VSS
CLK
GW
BWE
OE
ADSC
ADSP
ADV
A8
A9
ISSI
DQPc
DQc1
DQc2
VDDQ
VSS
DQc3
DQc4
DQc5
DQc6
VSS
VDDQ
DQc7
DQc8
NC
VDD
NC
VSS
DQd1
DQd2
VDDQ
VSS
DQd3
DQd4
DQd5
DQd6
VSS
VDDQ
DQd7
DQd8
DQPd
100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81
1
80
2
79
78
3
77
4
76
5
75
6
74
7
73
8
72
9
71
10
70
11
69
12
68
13
67
14
66
15
65
16
64
17
63
18
62
19
61
20
60
21
59
22
58
23
57
24
56
25
55
26
54
27
53
28
52
29
51
30
31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50
DQPb
DQb8
DQb7
VDDQ
VSS
DQb6
DQb5
DQb4
DQb3
VSS
VDDQ
DQb2
DQb1
VSS
NC
VDD
ZZ
DQa8
DQa7
VDDQ
VSS
DQa6
DQa5
DQa4
DQa3
VSS
VDDQ
DQa2
DQa1
DQPa
引脚说明
A0, A1
同步地址输入。这些
引脚必须绑的两个最低有效位
地址总线。
同步地址输入
同步时钟
同步处理器地址
状态
同步控制器地址
状态
同步突发地址进展
单个字节写使能
同步字节写使能
GW
CE， CE2 ，
CE2
OE
DQA - DQD
模式
V
DD
VSS
V
DDQ
ZZ
DQPa - DQPd
全球同步的写使能
同步芯片使能
OUTPUT ENABLE
同步数据的输入/输出
突发序列模式选择
+ 3.3V电源
地
隔离输出缓冲器电源： + 3.3V / 2.5V
贪睡启用
奇偶校验数据的I / O
A2-A15
CLK
ADSP
ADSC
ADV
BW1-BW4
BWE
集成的芯片解决方案，公司 - 1-800-379-4774
版本B
09/02/05
模式
A5
A4
A3
A2
A1
A0
NC
NC
VSS
VDD
NC
NC
A10
A11
A12
A13
A14
A15
NC
64K ×36
3
IS61LP6432A
IS61LP6436A
引脚配置
100引脚TQFP
A6
A7
CE
CE2
BW4
BW3
BW2
BW1
CE2
VDD
VSS
CLK
GW
BWE
OE
ADSC
ADSP
ADV
A8
A9
ISSI
NC
DQc1
DQc2
VDDQ
VSS
DQc3
DQc4
DQc5
DQc6
VSS
VDDQ
DQc7
DQc8
NC
VDD
NC
VSS
DQd1
DQd2
VDDQ
VSS
DQd3
DQd4
DQd5
DQd6
VSS
VDDQ
DQd7
DQd8
NC
100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81
1
80
2
79
3
78
4
77
5
76
6
75
7
74
8
73
9
72
10
71
11
70
12
69
13
68
14
67
15
66
16
65
17
64
18
63
19
62
20
61
21
60
22
59
23
58
24
57
25
56
26
55
27
54
28
53
29
52
30
51
31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50
NC
DQb8
DQb7
VDDQ
VSS
DQb6
DQb5
DQb4
DQb3
VSS
VDDQ
DQb2
DQb1
VSS
NC
VDD
ZZ
DQa8
DQa7
VDDQ
VSS
DQa6
DQa5
DQa4
DQa3
VSS
VDDQ
DQa2
DQa1
NC
引脚说明
A0, A1
同步地址输入。这些
引脚必须绑的两个最低有效位
地址总线。
同步地址输入
同步时钟
同步处理器地址
状态
同步控制器地址
状态
同步突发地址进展
单个字节写使能
同步字节写使能
GW
全球同步的写使能
CE， CE2 ，
CE2同步芯片使能
OE
OUTPUT ENABLE
DQA - DQD
模式
V
DD
VSS
V
DDQ
ZZ
同步数据的输入/输出
突发序列模式选择
+ 3.3V电源
地
隔离输出缓冲器电源： + 3.3V / 2.5V
贪睡启用
A2-A15
CLK
ADSP
ADSC
ADV
BW1-BW4
BWE
模式
A5
A4
A3
A2
A1
A0
NC
NC
VSS
VDD
NC
NC
A10
A11
A12
A13
A14
A15
NC
64K ×32
4
集成的芯片解决方案，公司 - 1-800-379-4774
版本B
09/02/05
IS61LP6432A
IS61LP6436A
真值表
手术
取消选择，掉电
取消选择，掉电
取消选择，掉电
取消选择，掉电
取消选择，掉电
读周期，开始突发
读周期，开始突发
写周期，开始突发
读周期，继续突发
读周期，继续突发
读周期，继续突发
读周期，继续突发
写周期，继续突发
写周期，继续突发
读周期，暂停突发
读周期，
读周期，
读周期，
写周期
写周期
暂停突发
暂停突发
暂停突发
暂停突发
暂停突发
地址
二手
无
无
无
无
无
外
外
外
NEXT
NEXT
NEXT
NEXT
NEXT
NEXT
当前
当前
当前
当前
当前
当前
CE
H
L
L
X
X
L
L
L
X
X
H
H
X
H
X
X
H
H
X
H
CE2
X
X
L
X
L
H
H
H
X
X
X
X
X
X
X
X
X
X
X
X
CE2
X
H
X
H
X
L
L
L
X
X
X
X
X
X
X
X
X
X
X
X
ADSP ADSC
X
L
L
X
L
H
H
L
H
H
H
H
X
X
H
X
H
H
X
X
H
X
X
L
L
X
L
L
H
H
H
H
H
H
H
H
H
H
H
H
ADV写
X
X
X
X
X
X
X
X
X
X
L
L
L
L
L
L
H
H
H
H
H
H
X
X
X
X
读
写
读
读
读
读
写
写
读
读
读
读
写
写
ISSI
OE
X
X
X
X
X
X
X
X
L
H
L
H
X
X
L
H
L
H
X
X
DQ
高-Z
高-Z
高-Z
高-Z
高-Z
Q
Q
D
Q
高-Z
Q
高-Z
D
D
Q
高-Z
Q
高-Z
D
D
部分真理表
功能
读
读
写字节1
写的所有字节
写的所有字节
GW
H
H
H
H
L
BWE
H
L
L
L
X
BW1
X
H
L
L
X
BW2
X
H
H
L
X
BW3
X
H
H
L
X
BW4
X
H
H
L
X
集成的芯片解决方案，公司 - 1-800-379-4774
版本B
09/02/05
5
QQ：2880707522 复制
