IS61LF25672A IS61VF25672A
IS61LF51236A IS61VF51236A
IS61LF102418A IS61VF102418A
256K X 72 ， 512K ×36 ， 1024K ×18
18MB同步流通
静态RAM
ISSI
2006年4月
特点
内部自定时写周期
单个字节写入控制和全局写
时钟控制，注册地址，数据和
控制
使用MODE输入突发顺序控制
三个芯片使能选项进行简单的深度expan-
锡安和地址流水线
常见的数据输入和数据输出
取消选择时自动掉电
单周期取消
在间歇模式来减少功耗待机
JTAG边界扫描的PBGA封装
电源
LF ： V
DD
3.3V + 5%, V
DDQ
3.3V/2.5V + 5%
VF ： V
DD
2.5V + 5%, V
DDQ
2.5V + 5%
JEDEC 100引脚TQFP ， 119引脚PBGA ， 209球
PBGA和165引脚PBGA封装。
无铅可
描述
该
ISSI
IS61LF / VF25672A ， IS61LF / VF51236A和
IS61LF / VF102418A是高速，低功耗同步的
知性静态RAM设计，提供可破裂，高
通信和网络性能的内存
应用程序。该IS61LF / VF25672A的组织结构
262,144字由72位。该IS61LF / VF51236A是奥尔加
由36位认列之为524,288字。该IS61LF / VF102418A
由18位组织为1,048,576字。制造
同
ISSI
先进的CMOS技术，设备英特
炉排一个2位的数据串计数器，高速SRAM的芯，和
高驱动能力输出到一个单一的整体税务局局长
CUIT 。所有同步输入通过寄存器CON-
由一个正边沿触发的单时钟输入控制。
写周期是内部自定时的，由发起
在时钟输入的上升沿。写周期可以是一个
到4个字节宽，由写控制输入控制。
单独的字节使能允许写入单个字节。
通过使用字节写入字节进行写操作
启用（ BWE ）的输入与一个或多个单独的
字节写信号（ BWX ） 。此外，全局写（ GW）是
适用于所有的写字节在同一时间，不管
字节写操作控制。
连发可以启动或者
ADSP
（地址状态
处理器）或
ADSC
（地址状态缓存控制器）
输入引脚。可生成后续的脉冲串地址
内部和由受控
ADV
（突发AD-地址
万斯）输入引脚。
在模式引脚用于选择该串序列顺序，
当该引脚连接到低电平线性脉冲串来实现的。
当该引脚为高电平或交错突发实现
悬空。
快速访问时间
符号
t
KQ
t
KC
参数
时钟存取时间
周期
频率
-6.5
6.5
7.5
133
-7.5
7.5
8.5
117
单位
ns
ns
兆赫
2006集成芯片解决方案， Inc.保留所有权利。 ISSI公司保留更改本规范及其产品随时权
恕不另行通知。 ISSI承担因本文所述的任何信息，产品或服务的应用或使用不承担任何责任。建议客户
之前依靠任何公开信息及订货产品之前获得此设备规范的最新版本。
集成的芯片解决方案，公司 - 1-800-379-4774
英文内容
04/21/06
1
IS61LF25672A IS61LF51236A IS61LF102418A
IS61VF25672A IS61VF51236A IS61VF102418A
框图
模式
Q0
A0'
ISSI
CLK
CLK
A0
二进制
计数器
ADV
ADSC
ADSP
CE
CLR
Q1
A1'
A1
256Kx72;
512Kx36;
1024Kx18
存储阵列
17/18
19/20
19/20
A
D
Q
地址
注册
CE
CLK
36,
或18
或72
36,
或18
或72
GW
BWE
BW （一小时）
X18 ： A，B
对x36 ： a至d
X72 ：一小时
DQ （一小时）
字节写
注册
CLK
D
Q
CE
CE2
CE2
D
Q
2/4/8
启用
注册
CE
CLK
输入
注册
CLK
OE
36,
或18
或72
DQA - DQD
D
Q
启用
延迟
注册
CLK
OE
2
集成的芯片解决方案，公司 - 1-800-379-4774
英文内容
04/21/06
IS61LF25672A IS61LF51236A IS61LF102418A
IS61VF25672A IS61VF51236A IS61VF102418A
165引脚BGA
165球， 13x15毫米BGA
ISSI
119引脚BGA
119球， 14x22毫米BGA
底部视图
底部视图
209球BGA
209球，有14毫米× 22毫米BGA
1毫米球间距， 11× 19阵列球
底部视图
集成的芯片解决方案，公司 - 1-800-379-4774
英文内容
04/21/06
3
IS61LF25672A IS61LF51236A IS61LF102418A
IS61VF25672A IS61VF51236A IS61VF102418A
引脚配置 - 256K X 72 ， 209引脚PBGA （ TOP VIEW ）
1
2
3
4
5
6
7
8
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
V
W
DQG
DQG
DQG
DQG
DQPG
DQC
DQC
DQC
DQC
NC
DQH
DQH
DQH
DQH
DQPd
DQD
DQD
DQD
DQD
DQG
DQG
DQG
DQG
DQPc
DQC
DQC
DQC
DQC
NC
DQH
DQH
DQH
DQH
DQPH
DQD
DQD
DQD
DQD
A
BWC
BWH
VSS
V
DDQ
VSS
V
DDQ
VSS
V
DDQ
CLK
V
DDQ
VSS
V
DDQ
VSS
V
DDQ
VSS
NC
A
TMS
CE2
BWG
BWD
NC
V
DDQ
VSS
V
DDQ
VSS
V
DDQ
NC
V
DDQ
VSS
V
DDQ
VSS
V
DDQ
NC
A
A
TDI
ADSP
NC
NC
NC
V
DD
VSS
V
DD
VSS
V
DD
VSS
V
DD
VSS
V
DD
VSS
V
DD
NC
A
A
A
ADSC
BWE
CE
OE
V
DD
NC
NC
NC
NC
NC
NC
NC
NC
ZZ
V
DD
模式
A
A1
A0
ADV
A
NC
GW
V
DD
VSS
V
DD
VSS
V
DD
VSS
V
DD
VSS
V
DD
VSS
V
DD
NC
A
A
A
CE2
BWB
BWE
NC
V
DDQ
VSS
V
DDQ
VSS
V
DDQ
NC
V
DDQ
VSS
V
DDQ
VSS
V
DDQ
NC
A
A
TDO
ISSI
9
A
世界羽联
BWA
VSS
V
DDQ
VSS
V
DDQ
VSS
V
DDQ
NC
V
DDQ
VSS
V
DDQ
VSS
V
DDQ
VSS
NC
A
TCK
10
DQB
DQB
DQB
DQB
DQPF
DQF
DQF
DQF
DQF
NC
DQA
DQA
DQA
DQA
DQPa
DQE
DQE
DQE
DQE
11
DQB
DQB
DQB
DQB
DQPb
DQF
DQF
DQF
DQF
NC
DQA
DQA
DQA
DQA
DQPE
DQE
DQE
DQE
DQE
11× 19球BGA- 14× 22毫米
2
身体1毫米球间距
引脚说明
符号
A
A0, A1
ADV
ADSP
ADSC
GW
CLK
CE， CE2 ，
CE2
BWX
（X = A，B， C，D
E，F ， G，H ）
引脚名称
地址输入
同步突发地址输入
同步突发地址
ADVANCE
地址状态处理器
地址状态控制器
全局写使能
同步时钟
同步芯片选择
同步字节写
控制
符号
BWE
OE
ZZ
模式
TCK ， TDO
TMS ， TDI
NC
DQX
DQPx
V
DD
V
DDQ
VSS
引脚名称
字节写使能
OUTPUT ENABLE
功耗的睡眠模式
突发顺序选择
JTAG管脚
无连接
数据输入/输出
数据输入/输出
3.3V / 2.5V电源
隔离输出电源
3.3V
/2.5V
地
4
集成的芯片解决方案，公司 - 1-800-379-4774
英文内容
04/21/06
IS61LF25672A IS61LF51236A IS61LF102418A
IS61VF25672A IS61VF51236A IS61VF102418A
119 BGA封装引脚配置 -
512K
X
36 （ TOP VIEW ）
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
V
DDQ
NC
NC
DQC
DQC
V
DDQ
DQC
DQC
V
DDQ
DQD
DQD
V
DDQ
DQD
DQD
NC
NC
V
DDQ
2
A
A
A
DQPc
DQC
DQC
DQC
DQC
V
DD
DQD
DQD
DQD
DQD
DQPd
A
NC
TMS
3
A
A
A
VSS
VSS
VSS
BWC
VSS
NC
VSS
BWD
VSS
VSS
VSS
模式
A
TDI
4
ADSP
ADSC
V
DD
NC
CE
OE
ADV
GW
V
DD
CLK
NC
BWE
A
1
*
A
0
*
V
DD
A
TCK
5
A
A
A
VSS
VSS
VSS
BWB
VSS
NC
VSS
BWA
VSS
VSS
VSS
NC
A
TDO
6
A
A
A
DQPb
DQB
DQB
DQB
DQB
V
DD
DQA
DQA
DQA
DQA
DQPa
A
NC
NC
7
V
DDQ
NC
NC
DQB
DQB
V
DDQ
DQB
DQB
V
DDQ
DQA
DQA
V
DDQ
DQA
DQA
NC
ZZ
V
DDQ
ISSI
注意：
* A
0
AND A
1
是地址字段的两个最低显著位（ LSB），并设置内部突发计数器，如果脉冲串是期望的。
引脚说明
符号
A
A0, A1
ADV
ADSP
ADSC
GW
CLK
CE
BWE
引脚名称
地址输入
同步突发地址输入
同步突发地址
提前。
地址状态处理器
地址状态控制器
全局写使能
同步时钟
同步芯片选择
字节写使能
符号
OE
ZZ
模式
TCK ， TDO
TMS ， TDI
NC
DQA - DQD
DQPa钯
V
DD
V
DDQ
VSS
引脚名称
OUTPUT ENABLE
功耗的睡眠模式
突发顺序选择
JTAG管脚
无连接
数据输入/输出
数据输入/输出
电源
输出电源
地
BWX
（ X = A-D ）同步字节写入控制
集成的芯片解决方案，公司 - 1-800-379-4774
英文内容
04/21/06
5
QQ：2880707522 复制
