IS43R16800A-6
8Meg ×16
128兆位的DDR SDRAM
特点
ISSI
设备概述
初步信息
2006年4月
时钟频率： 166 ， 133 MHz的
电源（V
DD
和V
DDQ
): 2.5V
SSTL 2接口
四个内部银行隐藏行预充电
并主动操作
命令和地址上积极注册
时钟边沿（ CK ）
双向数据选通信号对数据的Cap-
TURE
差分时钟输入（ CK和
CK ）
为
每个时钟周期2的数据访问
支持写入数据掩码功能
DLL对齐数据I / O和数据选通转换
与时钟输入
半强度和匹配的驱动力
选项
可编程突发长度进行读写
操作
可编程CAS延迟（ 2 ， 2.5个时钟）
可编程突发顺序：顺序或
交错
突发级联和截断支持
为最大的数据吞吐量
每个读或写自动预充电选项
BURST
4096刷新周期每64毫秒
自动刷新和自刷新模式
预充电关机和有功功率
断模式
无铅可用性
ISSI公司
128兆位的DDR SDRAM实现高速数据
传输使用流水线架构和两个数据字
每个时钟周期的访问。在134217728位内存
阵列内部组织32M位的是四家银行
允许并发操作。该管道可以读
和写突发访问是几乎连续的，有
该选项来连接或截断爆裂。该
突发长度的可编程特性，爆序列
和CAS延迟使更多的优势。该装置
在16位数据字的大小可用。输入数据是寄存器
羊羔对数据选通的两个边缘的I / O引脚
信号（多个） ，而输出数据被引用到的两个边缘
数据选通和CK的两边。命令
登记在CK的上升沿。自动刷新，
有源功率下降，以及预充电电源关闭模式
通过使用时钟使能（ CKE ）启用及其他
投入一个行业标准序列。所有输入和
输出电压值与SSTL 2兼容。
IS43R16800A-6
1M x16x8银行
V
DD
: 2.5V
V
DDQ
: 2.5V
66针TSOP -II
关键时序参数
参数
时钟周期时间
CAS
延时= 3
CAS
延迟= 2.5
CAS
延时= 2
时钟频率
CAS
延时= 3
CAS
延迟= 2.5
CAS
延时= 2
-6
DDR333
—
6
7.5
—
166
133
ns
ns
ns
兆赫
兆赫
兆赫
单位
2006集成芯片解决方案， Inc.保留所有权利。 ISSI公司保留更改本规范及其产品随时权
恕不另行通知。 ISSI承担因本文所述的任何信息，产品或服务的应用或使用不承担任何责任。建议客户
之前依靠任何公开信息及订货产品之前获得此设备规范的最新版本。
集成的芯片解决方案，公司 - 1-800-379-4774
修订版00A
04/04/06
1
IS43R16800A-6
功能框图（
X
16)
CK
CK
CKE
CS
RAS
CAS
WE
命令
解码器
＆放大器;
时钟
发电机
模式
注册
刷新
调节器
ISSI
LDM ， UDM
DATA IN
卜FF器
16
16
2
2
I / O 0-15
UDQS ， LDQS
自
A11
A10
A9
A8
A7
A6
A5
A4
A3
A2
A1
A0
BA0
BA1
14
刷新
调节器
数据输出
卜FF器
16
16
V
DD
/V
DDQ
V
ss
/V
ss
Q
刷新
计数器
2
4096
4096
4096
4096
12
行解码器
多路复用器
记忆细胞
ARRAY
12
14
ROW
地址
LATCH
12
12
ROW
地址
卜FF器
BANK 0
SENSE AMP I / O GATE
COLUMN
地址锁存
9
512
(x16)
银行控制逻辑
串计数器
列解码器
COLUMN
地址缓冲器
9
2
集成的芯片解决方案，公司 - 1-800-379-4774
修订版00A
04/04/06
IS43R16800A-6
销刀豆网络gurations
66引脚TSOP - II型的X16
V
DD
DQ0
V
DD
Q
DQ1
DQ2
V
SS
Q
DQ3
DQ4
V
DD
Q
DQ5
DQ6
V
SS
Q
DQ7
NC
V
DDQ
LDQS
NC
VDD
NC
LDM
WE
CAS
RAS
CS
NC
BA0
BA1
A10
A0
A1
A2
A3
VDD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
V
SS
DQ15
V
SS
Q
DQ14
DQ13
V
DD
Q
DQ12
DQ11
V
SS
Q
DQ10
DQ9
V
DD
Q
DQ8
NC
V
SSQ
UDQS
NC
VREF
VSS
UDM
CK
CK
CKE
NC
NC
A11
A9
A8
A7
A6
A5
A4
VSS
ISSI
引脚说明
A0-A11
A0-A8
BA0 ， BA1
DQ0到DQ15
CK
CKE
CS
RAS
CAS
行地址输入
列地址输入
银行选择地址
数据I / O
系统时钟输入
时钟使能
芯片选择
行地址选通命令
列地址选通命令
WE
LDM ， UDM
LDQS ， UDQS
V
DD
VSS
V
DDQ
VSS
Q
NC
写使能
X16输入/输出面膜
数据选通
动力
地
电源的I / O引脚
地面的I / O引脚
无连接
集成的芯片解决方案，公司 - 1-800-379-4774
修订版00A
04/04/06
3
IS43R16800A-6
引脚功能
符号
A0-A11
TYPE
输入引脚
ISSI
BA0 ， BA1
输入引脚
功能（详细）
地址输入过程中几个命令进行采样。在一个活动
命令， A0 -A11选择排开。在读或写命令，
A0 -A8选择了一阵起始列。在一个预充电命令，
A10确定所有银行是否将被预充电，或一个单一的银行。
在一次加载模式寄存器命令，地址输入选择
操作模式。
银行地址输入用于活动，预充过程中选择一家银行，
读取或写入命令。在一次加载模式寄存器命令， BA0
和BA1用于基本或扩展模式寄存器之间进行选择
CAS
是列访问选通，这是一个输入到该设备的命令
随着
RAS
和
WE 。
请参阅“命令真值表”的详细信息。
时钟使能： CKE高激活和CKE低去激活内部时钟
信号和输入/输出缓冲器。当CKE变低，它可以让自
刷新，预充电电源关闭，并主动关机。 CKE必须
高在整个读取和写入访问。输入缓冲器除CK ，
CK ，
和CKE在掉电被禁用。 CKE使用了SSTL 2
输入，而将检测施加VDD后LVCMOS低电平。
所有的地址和命令的输入进行采样上的上升沿
时钟输入端CK和差分时钟输入的下降沿
CK 。
输出数据从CK的交叉引用，
CK 。
片选输入使能设备的命令解码块。
当
CS
被禁用，一个NOP发生。请参阅“命令真值表”为
详细信息。多个DDR SDRAM器件可与管理
CS 。
这些是数据模板的输入。在写操作时，数据掩码
输入允许的数据总线的掩蔽。糖尿病被采样的DQS的每个边缘。
有两个数据掩码输入引脚用于x16的DDR SDRAM 。每个输入
适用于DQ0 - DQ7或DQ8 - DQ15 。
这些是数据选通输入。数据选通被用于数据捕获。
在读取操作期间，从设备的DQS输出信号边沿
与数据总线上的有效数据对齐。在写操作时， DQS
输入应发给DDR SDRAM器件在输入值上
DQ的输入是稳定的。有两个数据选通引脚用于x16的DDR
SDRAM 。每两个数据选通管脚适用于DQ0 - DQ7或DQ8-
DQ15.
销DQ0到DQ15表示数据总线。对于写操作，
数据总线采样数据选通。对于读操作，数据总线是
采样CK的口岸和
CK 。
无连接：该引脚应悬空。这些引脚可被用于
的256Mbit或更高密度的DDR SDRAM 。
RAS
是行访问选通，这是一个输入到该设备的命令
随着
CAS
和
WE 。
请参阅“命令真值表”的详细信息。
WE
是写使能，这是一个输入到沿与所述设备命令
RAS
和
CAS 。
请参阅“命令真值表”的详细信息。
VDDQ是输出缓冲器的电源。
VDD为设备供电。
VREF为参考电压为SSTL 2 。
VSSQ是输出缓冲器地面。
VSS是单片机地。
CAS
CKE
输入引脚
输入引脚
CK ，
CK
输入引脚
CS
输入引脚
LDM ， UDM
输入引脚
LDQS ， UDQS
输入/输出引脚
DQ0-DQ15
输入/输出引脚
NC
RAS
WE
VDDQ
VDD
VREF
VSSQ
VSS
4
—
输入引脚
输入引脚
动力
动力
动力
动力
动力
供应
供应
供应
供应
供应
针
针
针
针
针
集成的芯片解决方案，公司 - 1-800-379-4774
修订版00A
04/04/06
IS43R16800A-6
绝对最大额定值
(1)
符号
V
DD MAX
V
DDQ MAX
V
IN
, V
REF
P
MAX
I
CS
T
OPR
T
英镑
参数
最大电源电压
最大电源电压为输出缓冲
输入电压，参考电压
允许功耗
输出短路电流
工作温度
COM 。
储存温度
等级
-1.0到+3.6
-1.0到+3.6
-1.0到+3.6
1
50
0至+70
-55到+125
单位
V
V
V
W
mA
°C
°C
ISSI
注意事项：
1.应力超过绝对最大额定值可能会导致器件永久性损坏。这
是一个额定值，器件运行在超过或任何其他条件的说明
本规范的业务部门是不是暗示。暴露在绝对最大额定值条件下长时间
会影响其可靠性。
2.所有电压参考VSS 。
建议的直流工作条件（ SSTL_2输入/输出，T
A
= 0
o
C至+70
o
C)
符号
V
DD
V
DDQ
(1)
V
TT
V
IH
(2)
V
IL
(3)
V
REF
V
IN
（DC）的
(4)
V
IX
（DC）的
V
ID
（DC）的
(5,6)
I
IL
I
OL
V
OH
V
OL
参数
电源电压
I / O电源电压
I / O终端电压
输入高电压
输入低电压
I / O参考电压
输入电压为
CK和
CK
交叉点电压
为CK水平，
CK
输入差分电压
为CK水平，
CK
输入漏电流
输出漏电流
输出高电压
水平
输出低电压
水平
测试条件
民
2.3
2.3
V
REF
- 0.04
V
REF
+ 0.15
- 0.3
0.49 x垂直
DDQ
-0.3
0.5× V
DDQ
- 0.2
0.36
0
≤
V
IN
≤
V
DD
与所有的输入
在V
SS
除了测试输入
禁止输出;
0V
≤
V
OUT
≤
V
DDQ
I
OH
= -15.2mA
I
OL
= + 15.2毫安
-2
-5
V
TT
+ 0.76
—
典型值。
2.5
2.5
V
REF
—
—
0.5× V
DDQ
—
0.5× V
DDQ
—
—
—
—
—
最大
2.7
2.7
V
REF
+ 0.04
V
DDQ
+ 0.3
V
REF
- 0.15
0.51 x垂直
DDQ
V
DDQ
+ 0.3
0.5× V
DDQ
+ 0.2
V
DDQ
+ 0.6
2
5
—
V
REF
- 0.76
单位
V
V
V
V
V
V
V
V
V
A
A
V
V
注意：
1. V
DDQ
必须始终小于或等于V
DD
.
2. V
IH
允许超过V
DD
到3.6V的时间短于或等于5ns的。
3. V
IL
被允许下降到-1.0V的期间短于或等于5ns的。
4. V
IN
（ DC ）指定一个允许直流执行每个差分输入。
5. V
ID
（直流）指定需要用于切换输入的差分电压。
6. V
IH
为CK或
CK
＆ GT ; V
REF
+ 0.18V; V
IL
为CK或
CK
＆ LT ; V
REF
- 0.18V.
集成的芯片解决方案，公司 - 1-800-379-4774
修订版00A
04/04/06
5
QQ：2880707522 复制
