IS43R83200D
IS43 / 46R16160D , IS43 / 46R32800D
8Mx32,16Mx16,32Mx8
256MbDDRSDRAM
特点
VDD和VDDQ : 2.5V ± 0.2V
SSTL_2兼容的I / O
双数据速率的架构;两种数据传输
在每个时钟周期
双向,数据选通( DQS)被发送/
与接收的数据,在数据采集中使用
在接收器
DQS是边沿对齐的数据进行读取和
中心对齐与写入数据
差分时钟输入( CK和CK )
DLL对齐DQ和DQS转换与CK
TRANSITIONS
命令中输入的每个正CK边缘;数据
和数据掩码参考DQS的两个边缘
四个内部银行的并发操作
数据掩码写入数据。 DM口罩写入数据
在数据选通信号的上升沿和下降沿
突发长度: 2 , 4和8
突发类型:顺序和交错模式
可编程CAS延时: 2 , 2.5和3
自动刷新和自刷新模式
自动预充电
T
RAS
支持锁定(T
RAP
= t
RCD
)
JUNE2012
器件概述
ISSI’s 256-Mbit DDR SDRAM achieves high speed data
传输使用流水线架构和两个数据字
accesses per clock cycle. The 268,435,456-bit memory
array is internally organized as four banks of 64Mb to
允许并发操作。该管道可以读
和写突发访问是几乎连续的,有
该选项来连接或截断爆裂。该
突发长度的可编程特性,爆序列
和CAS延迟使更多的优势。该装置
is available in 8-bit, 16-bit and 32-bit data word size
输入数据被寄存在两个边缘上的I / O引脚
数据选通脉冲信号(多个)中,而输出数据被引用
到数据选通的两个边缘和CLK的两个边缘。
命令被注册在CLK的上升沿。
一个自动刷新模式设置,以及一个自
Refresh mode. All I/Os are SSTL_2 compatible.
地址表
参数
CON组fi guration
8Mx32
2M x 32 x 4
银行
16Mx16
4M x 16 x 4
银行
BA0, BA1
A10/AP
32Mx8
8M x 8 x 4
银行
BA0, BA1
A10/AP
银行地址BA0 , BA1
引脚
Autoprecharge A8 / AP
引脚
行地址
列→
地址
4K(A0 – A11)
512(A0 – A7,
A9)
选项
8K ( A0 - A12 ) 8K ( A0 - A12 )
512(A0 – A8)
8K / 64ms
8K / 16ms
1K(A0 – A9)
8K / 64ms
配置( S) : 8Mx32 , 16Mx16 , 32Mx8
包( S) :
144 Ball BGA (x32)
66-pin TSOP-II (x8, x16) and 60 Ball BGA (x8, x16)
无铅封装
温度范围:
Commercial (0°C to +70°C)
Industrial (-40°C to +85°C)
Automotive, A1 (-40°C to +85°C)
Automotive, A2 (-40°C to +105°C)
刷新计数
COM /个/ A1 4K / 64ms的
A2
4K / 16ms
关键时序参数
速度等级
-5
-6
单位
F
Ck
Max CL = 3
F
Ck
Max CL = 2.5
F
Ck
Max CL = 2
200
200
133
167
167
133
- 兆赫
- 兆赫
- 兆赫
Copyright 2012 Integrated Silicon Solution, Inc. All rights reserved. ISSI reserves the right to make changes to this specification and its products at any time without
通知。 ISSI承担因本文所述的任何信息,产品或服务的应用或使用不承担任何责任。建议客户获得lat-
该设备规范之前依靠任何公开信息,并把订单产品前EST版本。
集成的芯片解决方案,公司不建议在生命支持应用中使用其任何产品,其中产品的故障或失效推理
巧妙地预期造成的生命支持系统的故障或显著影响其安全性或有效性。产品未被授权用于此类应用
除非集成芯片解决方案,公司收到书面保证,满意,认为:
。一)损伤或损坏的风险被最小化;
。 b)使用者承担所有风险;和
角)的潜在集成芯片解决方案的责任,公司将受到充分保护的情况下,
集成的芯片解决方案,公司
版本B
06/19/2012
1