IS43R83200B ， IS46R83200B
IS43R16160B ， IS46R16160B
32Mx8 ， 16Mx16
256MB DDR同步DRAM
V
dd
=V
DDQ
= 2.5V+0.2V (-5, -6, -75)
双倍数据速率的架构;两种数据传输
每个时钟周期。
双向，数据选通（ DQS）被发送/
数据接收
差分时钟输入（ CLK和/ CLK ）
DLL对齐DQ和DQS转换与CLK
DQS的过渡边缘
进入每个积极CLK边缘的命令;
参考的两个边缘数据和数据屏蔽
的DQ
由BA0 ， BA1控制的4个银行操作
（银行地址）
/ CAS延迟-2.0 / 2.5 / 3.0 （可编程） ;
突发长度为-2 / 4/8 （可编程）
突发型-Sequential /交错（编程
梅布尔）
自动预充电/所有银行预充电控制
通过A10
8192刷新周期/ 64ms的（4个并发
刷新）
自动刷新和自刷新
行地址A0-12 /列地址A0-9 （ X8 ） /
A0-8(x16)
SSTL_2接口
包装：
66针TSOP II （ x8和x16 ）
60球TF- BGA （ X16只）
温度范围：
商用（ 0
o
C至+70
o
C)
工业级（-40
o
C至+ 85
o
C)
汽车（ -40
o
C至+ 85
o
C)
2010年8月
产品特点：
描述：
IS43 / 46R83200B是4 X银行8,388,608字x8bit ，
IS43 / 46R16160B是4 X银行4,194,304字X 16位
双数据速率同步DRAM ，与SSTL_2
界面。所有的控制和地址信号的参考
到CLK的上升沿。输入数据被登记在
数据选通的边缘两者，并且输出数据和数据
闪光灯是在CLK的两边引用。该装置
实现了非常高速的时钟频率高达200 MHz 。
关键时序参数
参数
-5
-6
-75
CLK周期时间
CAS延时= 3
5
6
7.5
CAS延时= 2.5
5
6
7.5
CAS延时= 2
7.5
7.5
7.5
CLK频率
CAS延时= 3
200
167
133
CAS延时= 2.5 200
167
133
CAS延时= 2
133
133
133
从时钟存取时间
CAS延时= 3
+0.70 +0.70 +0.75
CAS延时= 2.5 0.70 0.70 +0.75
CAS延时= 2
+0.75 +0.75 +0.75
单位
ns
ns
ns
兆赫
兆赫
兆赫
ns
ns
ns
地址表
参数
CON组fi guration
银行地址引脚
Autoprecharge销
行地址
列地址
刷新计数
32M ×8
8M ×8× 4
银行
BA0 ， BA1
A10/AP
A0 – A12
A0 – A9
8192 / 64毫秒
16M ×16
4M ×16× 4
银行
BA0 ， BA1
A10/AP
A0 – A12
A0 – A8
8192 / 64毫秒
2010集成的芯片解决方案， Inc.保留所有权利。 ISSI公司保留更改本规范及其产品在任何时候没有合适的
通知。 ISSI承担因本文所述的任何信息，产品或服务的应用或使用不承担任何责任。建议客户获得
之前依靠任何公开信息，并把订单产品前最新的这个设备规范的版本。
集成的芯片解决方案，公司不建议在生命支持应用中使用其任何产品，其中产品的故障或失效推理
巧妙地预期造成的生命支持系统的故障或显著影响其安全性或有效性。产品未被授权用于此类应用
除非集成芯片解决方案，公司收到书面保证，满意，认为：
。一）损伤或损坏的风险被最小化;
。 b）使用者承担所有风险;和
角）的潜在集成芯片解决方案的责任，公司将受到充分保护的情况下，
集成的芯片解决方案，公司
启示录
E
08/13/2010
1
IS43R83200B ， IS46R83200B
IS43R16160B ， IS46R16160B
引脚配置
包装代码B： 60球TF- BGA （俯视图）
（采用8mm x 13mm的机身， 0.8毫米X 1.0毫米间距）
顶视图
（通过封装看到球）
UDQS
LDQS
UDM
LDM
CLK
WE
CAS
A12
RAS
CS
引脚说明：对于x16
A0-A12
A0-A8
BA0 ， BA1
DQ0 DQ15
CLK ，
CLK
CKE
CS
CAS
RAS
行地址输入
列地址输入
银行选择地址
数据I / O
系统时钟输入
时钟使能
芯片选择
列地址选通
命令
行地址选通命令
WE
LDM ， UDM
LDQS ， UDQS
VDD
VDDQ
VSS
VSSQ
VREF
NC
写使能
数据写入面膜
数据选通
动力
电源为I / O引脚
地
地面的I / O引脚
SSTL_2参考电压
无连接
2
集成的芯片解决方案，公司
启示录
E
08/13/2010
IS43R83200B ， IS46R83200B
IS43R16160B ， IS46R16160B
销刀豆网络gurations
66引脚TSOP - II型为X8 ， X16
x8
V
DD
DQ0
V
DD
Q
NC
DQ1
V
SS
Q
NC
DQ2
V
DD
Q
NC
DQ3
V
SS
Q
NC
NC
V
DDQ
NC
NC
V
DD
NC
NC
WE
CAS
RAS
CS
NC
BA0
BA1
A10/AP
A0
A1
A2
A3
VDD
x16
V
DD
DQ0
V
DD
Q
DQ1
DQ2
V
SS
Q
DQ3
DQ4
V
DD
Q
DQ5
DQ6
V
SS
Q
DQ7
NC
V
DDQ
LDQS
NC
VDD
NC
LDM
WE
CAS
RAS
CS
NC
BA0
BA1
A10/AP
A0
A1
A2
A3
VDD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
x16
V
SS
DQ15
V
SS
Q
DQ14
DQ13
V
DD
Q
DQ12
DQ11
V
SS
Q
DQ10
DQ9
V
DD
Q
DQ8
NC
V
SSQ
UDQS
NC
VREF
VSS
UDM
CLK
CLK
CKE
NC
A12
A11
A9
A8
A7
A6
A5
A4
VSS
x8
V
SS
DQ7
V
SS
Q
NC
DQ6
V
DD
Q
NC
DQ5
V
SS
Q
NC
DQ4
V
DD
Q
NC
NC
V
SSQ
的DQ
NC
VREF
VSS
DM
CLK
CLK
CKE
NC
A12
A11
A9
A8
A7
A6
A5
A4
VSS
引脚说明：
A0-A12
A0 -A8 （ X16 ）
A0 -A9 （ X8 ）
BA0 ， BA1
DQ0 - DQ15 （ X16 ）
DQ0 - DQ7 （ X8 ）
CLK ，
CLK
CKE
CS
CAS
RAS
行地址输入
列地址输入
银行选择地址
数据I / O
系统时钟输入
时钟使能
芯片选择
列地址选通
命令
行地址选通
命令
WE
LDM ， UDM （ X16 ）
DM （ X8 ）
LDQS ， UDQS （ X16 ）
DQS （ X8 ）
VDD
VDDQ
VSS
VSSQ
VREF
NC
写使能
数据写入面膜
数据选通
动力
电源为I / O引脚
地
地面的I / O引脚
SSTL_2参考电压
无连接
集成的芯片解决方案，公司
启示录
E
08/13/2010
3
IS43R83200B ， IS46R83200B
I
初步
IS43R16160B ， IS46R16160B
I
引脚功能
符号
TYPE
描述
任特尔电子公司
A3S56D30/40ETP
256M双数据速率同步DRAM
CLK ， / CLK
输入
时钟： CLK和/ CLK是差分时钟输入。所有地址和控制
输入信号进行采样在CLK的上升沿的交叉和
中/ CLK的下降沿。输出（读出）的数据被引用到的交叉点
CLK和/ CLK （交叉的两个方向） 。
时钟使能： CKE控制的内部时钟。当CKE为低，内部时钟
对于下一个周期就停止。 CKE也可以用来选择自动/自刷新。
之后，开始自刷新模式时， CKE变成异步输入。自刷新
只要CKE是低电平被保持。
芯片选择：当/ CS为高电平时，任何命令意味着任何操作。
的RAS /组合， / CAS ， /我们定义了基本的命令。
A0-12与BA0,1一起指定行/列地址。该
行地址由A0-12规定。该列地址被指定
A0-9 （ X8 ）和A0-8 （ X16 ） 。 A10也被用于指示预充电
选项。当A10是高在一个读/写命令时，自动预充电是
进行。当A10为高电平时预充电命令，所有银行都
预充电。
银行地址： BA0,1指定四家银行之一，它的命令是
应用。 BA0,1必须ACT ， PRE ，读来设置，写入命令。
数据输入/输出：数据总线
数据选通：输出与读出的数据，输入与写入数据。边沿对齐
与读出的数据，集中在写入数据。用于捕获写数据。
对于x16的， LDQS对应于DQ0 - DQ7数据; UDQS
对应于数据上DQ8 - DQ15
输入数据掩码： DM是输入掩码信号写入数据。输入数据
当DM采样为高电平连同输入数据被屏蔽
在写访问。 DM进行采样DQS的两边。
虽然DM引脚的输入而已， DM负载相匹配的DQ
和DQS装载。对于x16的， LDM对应于DQ0 - DQ7数据;
UDM对应于DQ8 - DQ15数据。
电源，用于在存储器阵列和外围电路。
V
DDQ ，
和
V
SSQ
被提供给唯一的输出缓冲器。
CKE
输入
/ CS
/ RAS ， / CAS ， / WE
输入
输入
A0-12
输入
BA0,1
DQ0-7 （ X8 ） ，
DQ0-15 （ X16 ） ，
输入
输入/输出
DQS （ X8 ）
输入/输出
UDQS ， LDQS （ X16 ）
DM （ X8 ）
UDM ， LDM （ X16 ）
输入
V
DD
,
V
SS
V
DDQ ，
V
SSQ
电源
电源
输入
VREF
SSTL_2参考电压。
4
集成的芯片解决方案，公司
DDR SDRAM （ Rev.1.1 ）
启示录
E
08/13/2010
IS43R83200B ， IS46R83200B
IS43R16160B ， IS46R16160B
框图X8
DLL
DQ 0 - 7
DQ S
I / O B uffer
DQ S卜FFER
内存
ARRA
巴NK ＃ 0
内存
ARRA
巴NK ＃ 1
内存
ARRA
巴NK ＃ 2
内存
ARRA
巴NK ＃ 3
模式重新gister
对照C ircu itry
ADDRES S B uffer
CL玉珠B uffer
A0-1 2
BA 0,1
CLK
/ CLK
CKE
控制信号B uffer
/ CS / RAS / CAS
/ WE
DM
集成的芯片解决方案，公司
启示录
E
08/13/2010
5
QQ：2880707522 复制
