IS42S81600E
IS42S16800E
16M ×8 ， 8M X16
128Mb的同步DRAM
2009年6月
特点
时钟频率： 200 ， 166 ， 143 ， 133 MHz的
完全同步;引用到的所有信号
时钟上升沿
隐藏行存取/预充电银行内部
电源
IS42S81600E
IS42S16800E
LVTTL接口
可编程突发长度
– (1, 2, 4, 8, full page)
可编程突发序列：
顺序/交错
自动刷新（ CBR ）
自刷新
4096刷新周期每64毫秒
随机列地址每个时钟周期
可编程CAS延迟时间（ 2 ， 3个时钟）
突发读取/写入和突发读/写单
作战能力
突发终止突发停止和预充电
命令
工业温度可用性
V
dd
V
DDQ
3.3V 3.3V
3.3V 3.3V
概观
ISSI
's 128Mb Synchronous DRAM achieves high-speed
采用流水线结构的数据传输。所有的输入和
输出信号的参考时钟输入的上升沿。
The 128Mb SDRAM is organized as follows.
IS42S81600E
4M x8 x4 Banks
54-pin TSOPII
IS42S16800E
2M x16 x4 Banks
54-pin TSOPII
54-ball TF-BGA
关键时序参数
参数
CLK周期时间
CAS Latency = 3
CAS Latency = 2
CLK频率
CAS Latency = 3
CAS Latency = 2
从时钟存取时间
CAS Latency = 3
CAS Latency = 2
-5
5
10
200
100
5.0
6.5
-6
6
10
166
100
5.4
6.5
-7
7
10
143
100
5.4
6.5
-75E
—
7.5
—
133
—
5.5
单位
ns
ns
兆赫
兆赫
ns
ns
2006集成芯片解决方案， Inc.保留所有权利。 ISSI公司保留更改本规范及其产品在任何时候与 - 右
出通知。 ISSI承担因本文所述的任何信息，产品或服务的应用或使用不承担任何责任。建议客户获得
该设备规范之前依靠任何公开信息，并把订单产品前最新的版本。
集成的芯片解决方案，公司 - www.issi.com
版本B
05/27/09
1
IS42S81600E ， IS42S16800E
设备概述
128MB的SDRAM是高速CMOS ，动态
random-access memory designed to operate in 3.3V V
dd
and 3.3V V
DDQ
memory systems containing 134,217,728
位。在内部配置为四银行DRAM与
synchronous interface. Each 33,554,432-bit bank is orga-
nized as 4,096 rows by 512 columns by 16 bits or 4,096
rows by 1,024 columns by 8 bits.
The 128Mb SDRAM includes an AUTO REFRESH MODE,
和节电，省电模式。所有的信号都
登记在时钟信号CLK的上升沿。
所有输入和输出都是LVTTL兼容。
The 128Mb SDRAM has the ability to synchronously burst
在高数据速率的自动列地址的数据
一代，有能力内部银行之间的交错
隐藏预充电时间和能力，以随机
在更改地址栏上的每个时钟周期
突发存取。
在突发年底启动自定时行预充电
序列是可用的自动预充电功能
启用。预充电一家银行在访问中的一个
其他三家银行将隐藏预充电周期，并提供
无缝的，高速的，随机存取操作。
SDRAM的读取和写入访问被爆导向出发
在选定的位置，并继续进行编程
在编程顺序位置号。该
激活命令的登记开始访问，
其次是读或写命令。在ACTIVE
命令与注册地址位结合
用于选择和行要访问（ BA0 ，
BA1 select the bank; A0-A11 select the row). The READ
或与地址位一起写命令
注册的用于选择起始列位置
对于突发的访问。
可编程的读或写突发长度由
1, 2, 4 and 8 locations or full page, with a burst terminate
选项。
功能块图（供2MX16X4
银行只）
CLK
CKE
CS
RAS
CAS
WE
DQML
DQMH
16
2
命令
解码器
＆放大器;
时钟
发电机
DATA- IN
卜FF器
16
模式
注册
12
刷新
调节器
DQ 0-15
·自
刷新
调节器
A10
A11
A9
A8
A7
A6
A5
A4
A3
A2
A1
A0
BA0
BA1
12
16
DATA -OUT
卜FF器
V
DD
/V
DDQ
V
ss
/V
ss
Q
16
刷新
计数器
4096
4096
4096
4096
行解码器
多路复用器
12
记忆细胞
ARRAY
ROW
地址
LATCH
12
ROW
地址
卜FF器
BANK 0
SENSE AMP I / O GATE
COLUMN
地址锁存器
9
512
(x 16)
银行控制逻辑
串计数器
COLUMN
地址缓冲器
列解码器
9
2
集成的芯片解决方案，公司 - www.issi.com
版本B
05/27/09
IS42S81600E ， IS42S16800E
销刀豆网络gurations
54引脚TSOP - II型为X8
V
DD
DQ0
V
DD
Q
NC
DQ1
V
SS
Q
NC
DQ2
V
DD
Q
NC
DQ3
V
SS
Q
NC
V
DD
NC
WE
CAS
RAS
CS
BA0
BA1
A10
A0
A1
A2
A3
V
DD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
V
SS
DQ7
V
SS
Q
NC
DQ6
V
DD
Q
NC
DQ5
V
SS
Q
NC
DQ4
V
DD
Q
NC
V
SS
NC
DQM
CLK
CKE
NC
A11
A9
A8
A7
A6
A5
A4
V
SS
引脚说明
A0-A11
A0-A9
BA0, BA1
DQ0 to DQ7
CLK “
CKE =
CS
RAS =
CAS
行地址输入
列地址输入
银行选择地址
数据I / O
系统时钟输入
时钟使能
芯片选择
行地址选通命令
列地址选通命令
WE
DQM
V
dd
VSS =
V
DDQ
VSS
q
NC
写使能
数据输入/输出面膜
动力
地
电源的I / O引脚
地面的I / O引脚
无连接
集成的芯片解决方案，公司 - www.issi.com
版本B
05/27/09
3
IS42S81600E ， IS42S16800E
销刀豆网络gurations
54引脚TSOP - II型的X16
V
DD
DQ0
V
DD
Q
DQ1
DQ2
V
SS
Q
DQ3
DQ4
V
DD
Q
DQ5
DQ6
V
SS
Q
DQ7
V
DD
DQML
WE
CAS
RAS
CS
BA0
BA1
A10
A0
A1
A2
A3
V
DD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
V
SS
DQ15
V
SS
Q
DQ14
DQ13
V
DD
Q
DQ12
DQ11
V
SS
Q
DQ10
DQ9
V
DD
Q
DQ8
V
SS
NC
DQMH
CLK
CKE
NC
A11
A9
A8
A7
A6
A5
A4
V
SS
引脚说明
A0-A11
A0-A8
BA0, BA1
DQ0 to DQ15
CLK “
CKE =
CS
RAS =
CAS
行地址输入
列地址输入
银行选择地址
数据I / O
系统时钟输入
时钟使能
芯片选择
行地址选通命令
列地址选通命令
WE
DQML
DQMH
V
dd
VSS =
V
DDQ
VSS
q
NC
写使能
x16 Lower Byte, Input/Output Mask
x16 Upper Byte, Input/Output Mask
动力
地
电源的I / O引脚
地面的I / O引脚
无连接
4
集成的芯片解决方案，公司 - www.issi.com
版本B
05/27/09
IS42S81600E ， IS42S16800E
引脚配置
54球TF -BGA的X16
(Top View) (8.00 mm x 8.00 mm Body, 0.8 mm Ball Pitch)
封装代码： B
1 2 3 4 5 6 7 8 9
A
B
C
D
E
F
G
H
J
VSS DQ15 VSSQ
DQ14 DQ13 VDDQ
DQ12 DQ11 VSSQ
DQ10 DQ9 VDDQ
DQ8
NC
VSS
CKE
A9
A6
A4
VDDQ DQ0 VDD
VSSQ DQ2 DQ1
VDDQ DQ4 DQ3
VSSQ DQ6 DQ5
VDD DQML DQ7
CAS
BA0
A0
A3
RAS
BA1
A1
A2
WE
CS
A10
VDD
DQMH CLK
NC
A8
VSS
A11
A7
A5
引脚说明
A0-A11
A0-A8
BA0, BA1
DQ0 to DQ15
CLK “
CKE =
CS
RAS =
CAS
行地址输入
列地址输入
银行选择地址
数据I / O
系统时钟输入
时钟使能
芯片选择
行地址选通命令
列地址选通命令
WE
DQML
DQMH
V
dd
VSS =
V
DDQ
VSS
q
NC
写使能
x16 Lower Byte Input/Output Mask
x16 Upper Byte Input/Output Mask
动力
地
电源的I / O引脚
地面的I / O引脚
无连接
集成的芯片解决方案，公司 - www.issi.com
版本B
05/27/09
5
QQ：2881677436 复制
