IS25C128A
128K位的SPI串行
电可擦除PROM
先进的信息
2008年12月
特点
串行外设接口（ SPI ）兼容
- 支持SPI模式0 （ 0,0）和3 （ 1,1）
低功耗CMOS
- 工作电流小于3.0 MA（ 1.8V ）
- 待机电流小于15 μA （ 1.8V ）
低电压操作
- VCC = 1.8V至5.5V
块写保护
- 保护1/4，1/2 ，或整个阵列
64字节页写模式
- 部分页写允许
10 MHz的时钟速率（ 5V ）
自定时写周期
- 5ms的最大值@ 2.5V
高可靠性
- 耐力： 1,000,000次循环
- 数据保存： 40年
封装： SOIC / SOP ，
TSSOP
和PDIP
工业级温度范围
=无铅
描述
该IS25C128A是电可擦除PROM设备
使用该串行外围接口（SPI ），用于
通信。该IS25C128A为128Kbit的
（ 16K ×8 ） 。该IS25C128A的EEPROM提供了
1.8V至5.5V的宽工作电压范围
与大多数应用程序兼容性的电压。 ISSI
设计了IS25C128A是一种高效率的SPI EEPROM的
的解决方案。该器件采用无铅，符合RoHS提供的，
无卤素或绿色。现有的封装类型
8引脚SOIC ， TSSOP和PDIP 。
该IS25C128A的功能特性让他们
是最先进的串行非易失性memo-之间
可里斯。每个设备都有一个片选（ CS ）引脚，
和串行数据的3 - Wire接口（ SI ） ，串行数据
输出（ SO ）和串行时钟（ SCK ） 。而3线
该IS25C128A的接口提供高速
连接，
HOLD
引脚允许的回忆忽略
接口处于暂停状态;后来
HOLD
脚重
激活，而无需重新初始化串行通信
序列。状态寄存器方便灵活的写
保护机制，以及一个设备就绪位（ RDY ） 。
2008集成的芯片解决方案， Inc.保留所有权利。 ISSI公司保留更改本规范及其产品在任何时候没有合适的
通知。 ISSI产品不是设计，意，授权或担保，用作系统或设备的组件用于重要的医疗和外科手术器材，
航空航天系统或其他应用程序拟支持或维持生命。这是客户的责任，以优化设计自己的产品为最佳
在功能和性能优化等ISSI承担由此产生的任何信息的应用或使用不承担任何责任，产品或服务的描述
在本文中。建议客户依赖于产品的任何公开信息之前，并在下订单前获得这种设备规范的最新版本。
集成的芯片解决方案，公司
先进的信息00E牧师
11/25/08
1
IS25C128A
引脚配置
8引脚DIP ， TSSOP和SOIC
CS
SO
WP
GND
1
2
3
4
8
7
6
5
VCC
HOLD
SCK
SI
引脚说明
CS
SCK
SI
SO
GND
V
CC
WP
HOLD
芯片选择
串行数据时钟
串行数据输入
串行数据输出
地
动力
写保护
暂停串行输入
片选（ CS
该
CS
销激活该设备。
CS ） ：
CS
上电时，
CS
应遵循VCC。当该装置
要被启用的指示输入时，信号需要
高到低的过渡。而
CS
稳定低时，
主机和从机将通过SCK ， SI沟通， SO
信号。当通信完成时，
CS
必须
驱动为高电平。就在这时，从终端设备
启动其内部写周期。当
CS
高，则
设备进入节电备用模式，除非一个
内部写操作正在进行中。在这种模式下，
SO引脚变为高阻抗。
写保护（ WP
这个输入信号的目的是
WP ） ：
WP
启动硬件写保护模式。此模式
防止块保护位和WPEN位
被修改的状态寄存器。造成
硬件写保护，
WP
必须是低以相同的
时间WPEN为1 。
WP
可硬连接到VCC或GND 。
保持（HOLD
这个输入信号被用于悬浮
HOLD ） ：
HOLD
设备在串行序列和暂时的中间
忽略总线（ SI ， SO ， SCK ）的进一步沟通。
加上片选时，
HOLD
信号允许
多个从机共享总线。该
HOLD
信号
转换必须发生，只有当SCK为低，并
在SCK的过渡保持稳定。 （参见图8
保持时间）要禁用此功能，
HOLD
可能是
硬连接到Vcc 。
引脚说明
串行时钟（ SCK ） ：
这种定时信号提供同步
微控制器之间chronization
IS25C128A 。操作码，字节地址和数据
锁存SI与SCK的上升沿。在SO数据
刷新在SCK为SPI模式下降沿
（0,0）和（1,1） 。
串行数据输入（ SI ） ：
这是输入引脚的所有数据
该IS25C128A也需要接受。
串行数据输出（ SO ） ：
这是输出引脚全部
从IS25C128A发送的数据。
2
集成的芯片解决方案，公司
先进的信息00E牧师
11/25/08
IS25C128A
设备操作
T
该IS25C128A的他操作由一组指令被计时，在串联的SI引脚控制。 （请参阅表
3）。开始的指令，芯片选择（ CS ）应该被丢弃低。随后，每个低到高的过渡
时钟（ SK ）将锁定在SI引脚上的稳定值。 8位的操作码之后，它可能是适当的，继续输入
地址或数据SI ，或者从SO输出数据。在数据输出时，值出现在SK的下降沿。所有
位传输与MSB优先。通信时的最后一个比特，之前但任何以下的低到高转变
SK的，
CS
应提高高结束交易。然后，设备将进入待机模式，如果没有内部
编程是正在进行中。
表3.指令集
名字
雷恩
WRDI
RDSR
WRSR
读
写
操作码
0000 X110
0000 X100
0000 X101
0000 X001
0000 X011
0000 X010
手术
设置写使能锁存
复位写使能锁存
读状态寄存器
写状态寄存器
从数组中读取数据
将数据写入到阵列
地址
-
-
-
-
A15-A0
A15-A0
数据（ SI ）
-
-
-
D7-D0
-
D7-D0,...
数据（ SO ）
-
-
D7-D0,...
-
D7-D0,...
-
注意事项：
1， X =无关位。为了保持一致性，最好是使用“0”。
2.一些地址位是不在乎。见表5 。
3.如果时钟-中的位的操作码是无效的， SO保持高阻抗，并且在
CS
去高有没有影响。一
有效的操作码与主频，为地址或数据位的数字无效将导致试图修改数组或
状态寄存器被忽略。
写使能（ WREN ）
当VCC最初应用时，设备上电时，
两个状态寄存器和整个阵列中的禁止写入
状态。当写禁止（ WRDI ）完成后，写
状态寄存器（ WRSR ） ，或者将数据写入阵列
（写） ，该设备在复位状态WEN位
注册为0。在此之前的任何数据修改，一个WREN
指令需要设定温为1 （参见图2
为正时） 。
写禁止（ WRDI ）
该设备可以从modifica-被完全保护的
化通过在WRDI指令复位闻到0
化。 （参见图3的时序） 。
读状态寄存器（ RDSR ）
读状态指令通知用户的状态
写保护启用，该块保护设置（见
表2） ，写使能状态，并且
RDY
状态。
RDSR被接受时写的唯一指令
周期正在进行中。因此建议的状态
写使能和
RDY
进行检查，尤其是前
数据的企图修改。的8比特的
状态寄存器可以被如此反复后，输出
最初的操作码。 （参见图4定时） 。
集成的芯片解决方案，公司
先进的信息00E牧师
11/25/08
5
QQ：2880707522 复制
