IS24L128
IS24L256
128K比特/ 256K位
2线串行EEPROM CMOS
特点
两线串行接口，我
2
C
TM
兼容
-Bi方向的数据传输协议
低电压和标准电压工作
-vcc = 1.8V至3.6V
400千赫（ 1.8V）和1 MHz （ 2.5V ， 2.7V ， 3.6V ）
兼容性
低功耗CMOS技术
-active电流小于3mA （ 3.6V ）
-Stanby电流小于3 μA （ 3.6V ）
-Standby电流小于1 μA （ 1.8V ）
硬件数据保护
-Write保护引脚
连续读取功能
过滤输入以抑制噪声
自写的时间周期自动清除
-5 ms（最大值） @ 1.8V
组织：
IS24L128-16Kx8 （ 256页， 64个字节）
IS24L256-32Kx8 （ 512页， 64个字节）
64字节页写缓冲
高可靠性
-Endurance ：100万次
- 数据保存： 40年
工业级温度范围
8引脚PDIP ， 8引脚（ JEDEC ） SOIC和8引脚
（ EIAJ ） SOIC封装
无铅可
ISSI
描述
该IS24L128和IS24L256是电可擦除
使用标准的2线接口PROM设备
进行通信。该IS24L128和IS24CL256
包含的128K位（ 16K ×8）和一个存储器阵列
256K位（32 ×8） ，分别。每个器件
分为64字节页页写模式。
该EEPROM工作在1.8V至一电压范围
3.6V低电压和标准电压施加
的水平。 ISSI设计该系列器件是一个
实用，低功耗的2线的EEPROM溶液。该
器件采用8引脚PDIP可用， 8引脚（ JEDEC ）
SOIC和8引脚（ EIAJ ） SOIC封装。
先进的信息
2006年4月
该IS24L128 / 256保持与兼容性
流行的2 - wire总线协议，因此很容易设计成
应用程序中实现这种总线类型。简单
总线由串行时钟线的（SCL）和所述
串行数据线（ SDA ） 。使用总线，主设备
如微控制器通常连接到一个
或多个从设备，如IS24L128 / 256。该
通过SDA线的位流包含一系列字节，
它标识一个特定的从设备，
指令，即从设备内的地址，和一个
系列的数据，如果适当的话。该IS24L128 / 256有
写保护引脚（ WP ），以便阻止任何写的
指令传输总线。
2006集成芯片解决方案， Inc.保留所有权利。 ISSI公司保留更改本规范及其产品在任何时候，恕不另行通知。 ISSI不承担任何责任
所产生的本文所述的任何信息，产品或服务的使用或应用。建议客户依赖于任何之前获得此设备规范的最新版本
公布的信息及订货产品之前。
集成的芯片解决方案，公司 - www.issi.com -
1-800-379-4774
先进的信息化启示录00B
03/21/06
1
IS24L128
IS24L256
ISSI
功能框图
VCC
高压
发电机，
定时控制&
SDA
WP
从机地址
寄存器&
比较
A0
A1
A2
字地址
计数器
X
解码器
SCL
控制
逻辑
EEPROM
ARRAY
Y
解码器
GND
NMOS
确认
时钟
DI / O
＆ GT ;
数据
注册
2
集成的芯片解决方案，公司 - www.issi.com -
1-800-379-4774
先进的信息化启示录00B
03/21/06
IS24L128
IS24L256
引脚配置
8引脚DIP和SOIC
ISSI
A0
A1
A2
GND
1
2
3
4
8
7
6
5
VCC
WP
SCL
SDA
引脚说明
A0-A2
SDA
SCL
WP
VCC
NC
GND
地址输入
串行地址/数据I / O
串行时钟输入
写保护输入
电源
无连接
地
SCL
这个输入时钟引脚用来同步数据传输
和从设备。
A0, A1, A2
时，A0 ，A1和A2分别是器件地址输入是
有线或左未连接的硬件兼容性
与IS24C32 / 64 。当引脚是硬连接，有多达
8 IS24L128 / 256设备可以在一个单一的解决
总线系统。当该引脚不硬连接，默认
A0，A1和A2的值是零。
SDA
在SDA是用来传送地址的双向销
和数据移入和移出器件。 SDA引脚是一个开放的
漏输出，可丝或运算与其它漏极开路或
集电极开路输出。 SDA总线
需要
上拉
电阻到Vcc 。
WP
WP是写保护引脚。如果WP引脚连接到VCC
整个阵列将写保护（只读） 。
当WP接GND或悬空，正常的读/写
操作允许该设备。
集成的芯片解决方案，公司 - www.issi.com -
1-800-379-4774
先进的信息化启示录00B
03/21/06
3
IS24L128
IS24L256
设备操作
该IS24L128 / 256配有串行通信和
支持双向2线总线传输协议
叫我
2
C
TM
.
ISSI
待机模式
2线总线
两线总线被定义为一个串行数据线（SDA ）和
串行时钟线（ SCL ） 。该协议定义的任何装置
将数据发送到SDA总线发送器，以及
接收设备的接收器。总线由控制
主器件产生SCL ，控制总线
访问和生成停止和启动条件。该
IS24L128 / 256总线上的从站设备。
功耗降低处于待机模式。该
IS24L128 / 256将进入待机模式： a）在上电和
留在这之前， SCL和SDA切换; b）根据该停止
如果信号开始没有写操作;或c）在任何
内部写操作
设备寻址
法师通过发送START开始传输
条件。然后主机发送的地址
特别是从设备被请求。从设备
（图5）的地址为8位。
从器件地址的四个最显著位
被固定为1010的IS24L128 / 256。
该设备具有三个地址位（A2， A1和A0 ） ，
其允许最多8 IS24L128 / 256设备共享
2线总线。一旦接收到从机地址时，
设备使用三个地址位与
硬线A2，A1和A0输入引脚，以确定它是
适当的奴隶。
从机地址的最后一位指定是否读
或写操作将被执行。当此位被设置
为1时，选择了读操作，而当设定为0时，一
被选择的写入动作。
在主机发送起始条件和从
地址字节（图5 ） ，相应的2线从机（如：
IS24L128 / 256）将响应ACK SDA线上。
从机将拉低SDA在第九个时钟
周期，这表明它收到的8位数据。
所选择的EEPROM ，然后准备进行读或写
操作通过监视总线。
总线协议：
当总线不数据传输，可以只启动
忙
- 在一次数据传输中，SDA线必须保持稳定
每当SCL线为高。任何变化数据
线，同时将SCL线为高电平将被解释为一
启动或停止条件。
SDA线上的状态代表一个开始后的有效数据
条件。 SDA线必须保持稳定的时间
高周期的时钟信号。在SDA数据
行可能会在时钟的低电平期间改变
信号。没有每个数据位对应一个时钟脉冲。每个数据
传输开始与一个起始条件和终止
一个停止条件。
启动条件
起始条件之前的所有命令的设备
而被定义为高到SDA时低的跳变
SCL为高电平。 EEPROM的监视SDA和SCL
线，不会响应，直到启动条件满足。
停止条件
停止条件定义为一个由低到高转变
SDA在SCL为高电平。所有操作必须以停止结束
条件。
写操作
字节写
在字节写模式下，主设备发送启动
条件和从器件地址信息（用R / W
设置为0）到从设备。之后，从器件产生
一个ACK ，主机发送两字节的地址是
被写入到IS24L128 / 256的地址的指针。后
从接收从另一个ACK ，主机设备
发送的数据字节被写入到地址
存储器位置。该IS24L128 / 256次确认
越来越主机产生停止条件，在这
一次设备开始其内部编程周期。而
这个内循环过程中，该设备将不响应
从主器件的任何请求。
应答（ACK ）
一个成功的数据传输后，每个接收设备是
需要产生ACK 。在确认设备
拉低SDA线。
RESET
该IS24L128 / 256包含一个复位功能的情况下的
2线总线传输意外中断（例如，一
功率损耗） ，或需要终止中流。该
当主设备创建一个启动复位造成的
条件。要做到这一点，可能需要对主
设备监视SDA线，而骑自行车的SCL起来
至9倍。 （对于到高每个时钟信号的过渡，
法师检查一个高水平上SDA ）。
4
集成的芯片解决方案，公司 - www.issi.com -
1-800-379-4774
先进的信息化启示录00B
03/21/06
IS24L128
IS24L256
页写
该IS24L128 / 256能64字节页写操作的。
一个页面写开始以同样的方式作为一个字节写入，
但是，而不是终止内部写入周期结束后的
传送一个数据字，主设备可以传输
多达63多个字节。在接收到每个数据字后，将
EEPROM与SDA线上产生一个ACK立即响应，
和六个低位数据字地址位是在内部
加1，而数据的高位比特
字地址保持不变。如果一个字节的地址是
从页面的最后一个字节加一，它返回到
该页面的第一个字节。如果主设备应该发送
超过64个字之前发出停止条件，
地址计数器将“翻身”，而先前写入的数据
将被覆盖。一旦所有的64个字节被接收，并且
STOP状态已发送的法师，内部
编程周期开始。在这点上，所有接收到的数据是
在一个写周期写入IS24L128 / 256 。所有输入
被禁用，直到内部写周期的完成。
ISSI
随机地址读
应该产生一个停止条件使IS24L128 / 256
中止传输。如果“n”是的最后一个字节
存储器，从位置“0”中的数据将被传输。 （请参阅
图8.当前地址读图）
选择性的读操作允许主设备选择
在读操作的随机存储器的任何位置。该
主设备首先进行了“虚写操作
发送启动条件，从机地址和字地址
位置它希望阅读。在IS24L128 / 256后
承认的字地址，主设备重新发送
启动条件和从机地址，此时用
R / W位设置为1。 EEPROM中，然后用它的响应
的ACK并发送所请求的数据。主设备
不发送ACK ，但会产生停止
条件。 （请参考图9，随机地址读
图。 ）
顺序读取
连续读取可以启动无论是作为当前
地址读或随机地址读。后
IS24L128 / 256发送初始字节序列，法师
设备现在产生一个ACK ，表示它需要
从IS24L128 / 256的附加数据。该EEPROM
继续输出数据对每个收到ACK。该
主设备通过终止连续读操作
将SDA高电平（无ACK），表示最后的数据字
读取，然后停止条件。
数据输出是连续的，与从地址n的数据
随后从地址n + 1中的数据， ......等等的地址
通过自动一体，使计数器递增
要在连续的连续读取整个存储器的内容
读操作。当内存地址边界16383
对于IS24L128 ，或32767 IS24L256到达，地址
计数器“翻转”到地址0 ，并且该装置继续
接收到输出数据为每个ACK 。 （请参考图10 。
顺序读出图）。
应答（ACK ）投票
的输入的无效，可用于利用
典型的写周期时间。一旦停止条件
发，以指示该主机的写操作结束时，
在IS24L128 / 256启动内部写周期。 ACK
查询可立即启动。这涉及发行
启动条件后的从机地址为
写操作。如果EEPROM仍忙于写
操作时，没有ACK被返回。如果IS24L128 / 256有
完成写操作时，将ACK将被返回，并
那么主机可以进行下一次读取或写入
操作。
读操作
读出操作都在相同的方式写入启动
操作，不同之处在于（ R / W）位从机地址
被设置为“1”。有三种读操作选项：
当前地址读，随机地址读和顺序
读取。
当前地址读
该IS24L128 / 256包含一个内部地址计数器
其保持的最后一个字节的访问的地址，
递增一。例如，如果先前的操作
在读或写操作，给
地址位置n，则内部地址计数器会
增量地址位置N + 1 。当EEPROM
接收从器件寻址字节与读
操作（读/写位设置为“1” ）时，它会回应ACK的情况
发送存储在地址位置的8位数据字
N + 1 。法师不应该承认的传输，但
集成的芯片解决方案，公司 - www.issi.com -
1-800-379-4774
先进的信息化启示录00B
03/21/06
5
QQ：2881677436 复制
