IS24C16
IS24C16
16,384位串行电
可擦除PROM
ISSI
超前信息
1997年10月
ISSI
特点
低功耗CMOS
- 工作电流小于3.0毫安
- 待机电流小于35
A
硬件写保护
- 写控制引脚
内部分为八大银行
- 256页×8个字节
两线串行接口
双向数据传输协议
灵活的字节写入和16字节页写
模式
高可靠性
- 耐力： 100,000字节周期
- 数据保存：100年
自动字地址递增
- 顺序寄存器读
过滤输入以抑制噪声
8引脚PDIP和SOIC封装
概观
该IS24C16是一种低成本，低功耗，低电压
串行EEPROM和组织为2048 ×8位。该
存储器被配置为128页，每页16字节。这是
使用制造
ISSI
先进的CMOS EEPROM技
术和工作在单电源供电。
该IS24C16内部组织为256 ×8内存
银行。该IS24C16提供一个串行接口和软件
洁具协议，允许在一个简单的2线总线操作。
包括被一个双向串行数据总线由同步
时钟提供灵活的字节写和更快的16字节
页写。一个写保护引脚可以在上保护数据
象限的存储器。
引脚配置
8引脚DIP和SOIC
引脚说明
串行时钟（ SCL ）
- 在SCL输入用于时钟的所有数据
流入和流出的装置。在写入模式下，数据必须
保持稳定，当SCL为高电平。在读模式中，数据
同步输出SCL的下降沿。
串行数据（ SDA ）
- SDA引脚是双向引脚，用于
将数据传输进和流出的装置。数据可能
改变仅在SCL为低电平。这是一个漏极开路输出，
并且可以是线或与任何数目的漏极开路或
集电极开路输出。
A0，A1和A2 ：
这些引脚没有连接。
写控制（
WC
)
- 写控制输入用于
禁止任何试图写入内存。当高，
阵列的上半部分进行保护，防止写操作
系统蒸发散;低的时候，写功能是正常的。该部分可
被读取的独立的状态
WC
引脚。当不
连接该引脚将被拉低。
A0
A1
A2
GND
1
2
3
4
8
7
6
5
VCC
WC
SCL
SDA
引脚说明
A0-A2
SDA
SCL
地址输入（无连接）
串行数据I / O
串行时钟输入
写控制输入
动力
地
WC
VCC
GND
本文件包含超前信息数据。 ISSI保留随时更改其产品在任何时候，恕不另行通知，以改进设计和提供最好的右
产品。我们假设它可能出现在本出版物中的任何错误不承担任何责任。 版权所有1997年，集成的芯片解决方案，公司
集成的芯片解决方案，公司
超前信息
EE001-0C
10/03/97
1
IS24C16
概述
该IS24C16提供一个串行通信，并
支持双向数据传输协议，允许
1 IS24C16操作上简单的两线总线。在两
线总线被定义为一个串行数据线（SDA）和串行
时钟线（SCL） 。 （参见图1。典型的系统总线
配置）。
该协议去连接的网元将数据发送到任何设备
SDA总线作为发射器，以及所述接收设备作为
接收器。所述装置控制的数据传输是
命名的主设备，和受控设备是
命名为从设备。
该IS24C16不使用任何器件地址位，
代替3比特用于存储器页寻址
ING 。这些页面寻址位应该考虑的
的数据字地址的最显著位，它们
如下。在A0 ， A1和A2引脚无连接。
该设备地址的第八位是读/写
操作选择位。如果该位被启动的读操作
为高电平，如果此位为低时启动的写操作。
应答用于指示成功的数据
接送。发送设备将释放数据总线
发送8位之后（ SDA变为高电平） （一个数据位
被转移在每个时钟周期的下降沿） 。中
第九个时钟周期，接收器将SDA线
LOW承认收到的发射机
8位数据。 （请参考图2。重新肯定确认
从接收器图sponse ）。
ISSI
器件寻址字节的定义
最显著四位器件寻址字节
（第7位到第4位）被定义为在设备类型标识符。为
IS24C16 ，这种固定为1010。接下来的三个显著
地址位（第3位到第1位）的地址存储位。一
IS24C16设备可以连接到总线上。最后位
第0位定义了要执行的写操作或读操作。
当设置为“1 ”时，选择一个READ操作;设置时，
为“0 ”时选择WRITE操作。 （请参考图5 。
器件寻址字节的定义。 ）
写操作
字节写
对于一个写操作中， IS24C16需要另一
8位数据地址下面的器件寻址
字节与确认。此数据地址
提供到的256个数据字中的任何一个访问
设备的存储器阵列。
当接收到数据地址的，该IS24C16
在确认产生的SDA和等待
下一个8位数据字，然后再与响应
承认。主器件终止字节
写操作通过产生一个停止条件，离职后
病房IS24C16开始内部写周期
非易失性存储器阵列。请参阅写周期时序。所有
输入在该写周期和设备禁用
不会响应来自主任何请求。 （请参阅
图6.写操作的地址，确认，
和数据传输序列。 ）
页写
该IS24C16能够8字节页级WRITE操作。
一个页面 - 写开始以相同的方式作为一个字节
写的，但不是终止内部写周期
第一个数据字被转移后，主设备
可以传输多达15个字。每接收后
数据字的IS24C16立即与响应
承认对SDA线和四个低位数据
字地址位内部递增1 ，而
数据地址的四个高序位保持
常数。如果主设备要发送超过
8个字，之前发出的停止条件，地址
计数器将“翻身”，而先前写入的数据会
被覆盖。所有的输入被禁止，直到完成
内部写周期。 （请参考图7，写操作
重刑的地址，确认和数据传输
序。 ）
设备操作
START和STOP条件
SDA和SCL线都保持高电平SDA总线时
不忙。 SDA线从高电平到低电平跳变，而
SCL为高电平时，被定义为启动条件。一个低
到高SDA线的过渡，而SCL为高电平时，是
定义为停止条件。 （请参考图3.启动
和停止条件。 ）
数据有效性协议
在每个时钟周期的一个数据比特被传输。该
SDA线上的数据必须在高保持稳定
周期时钟周期，因为SDA线变化
在SCL高电平期间，将被视为启动
或STOP控制信号。 （参见图4。数据有效性
协议）。
2
集成的芯片解决方案，公司
超前信息
EE001-0C
10/03/97
IS24C16
应答查询
一旦内部写周期已经开始，
IS24C16输入被禁止，便可进行应答轮询
发起。该过程包括发送一个起始条件
由设备寻址的字节。读/写位为
操作的代表性所需。仅在内部
写周期已经完成，将在IS24C16回应
在确认SDA总线上允许读或
写序列继续。
ISSI
读操作
读出操作都在相同的方式启动
WRITE操作，不同的是在该读/写位
设备寻址字节设置为“1”。有三个读
操作选项：当前地址读，随机地址
读和连续读。
当前地址读
该IS24C16包含一个内部地址计数器
保留最后一次访问的数据字的地址，
递增一。例如，如果先前的操作
灰读或写操作，给
地址位置n，则内部地址计数器会
增量地址位置N + 1 。当IS24C16
一个读操作接收器件寻址字节
化（读/写位为“1 ” ） ，它会回应一个应答
并发送存储在地址位置的8位数据字
N + 1 。如果当前地址读操作仅AC-
正如事实数据的单个字节，主设备终止
当前地址拉动读操作
确认HIGH （缺乏承认）表示
最后一个数据字被读出，接着为STOP条件。
（请参考图8，当前地址读图）
随机访问读
随机地址读操作允许主
设备访问以随机fash-任何存储器位置
离子。此操作涉及两个步骤的过程。首先，将
主器件产生一个起始条件，并启动
器件寻址字节的写操作（读/
写位设置为“0” ），随后的数据的地址
字主设备是阅读。这个程序商店
数据字到内部地址的所需地址
在IS24C16的计数器。
数据地址接收到应答之后
主设备，主设备现已启动
当前地址读
通过发送AD-设备
穿衣字节与读操作（读/写位套
“1”） 。该IS24C16产生确认和
发送存储在该地址处的位置的8个数据位
其中，主设备是阅读。在这一点上，所述
主设备通过拉动终止操作
确认HIGH （缺乏承认）表示
最后一个数据字被读出，接着为STOP条件。
（请参考图9，随机地址读框图。 ）
顺序读取
连续读取可以启动无论是作为当前
地址读或随机地址读。在科幻RST数据
字传输与其它字节读出模式下，
主设备现在产生确认indi-
一条提示，它需要从IS24C16附加数据。
该IS24C16继续输出数据的每个
确认已收到。主设备终止
通过拉动连续读操作确认HIGH
（缺乏肯定确认），其指示的最后一个数据字是
阅读，其次是一个停止条件。
数据输出是连续的，从数据
地址n接着从地址n + 1，...等等的时间
通过自动一体的地址计数器递增，
使整个存储器的内容进行串行读
在连续读操作。当RAM地址
礼服疆（地址255 ）到达，地址
计数器“滑过”到地址0 ，并且IS24C16 contin-
UE的输出数据为每个确认已收到。 （请参阅
图910连续读操作启动了
随机地址读出图）。
集成的芯片解决方案，公司
超前信息
EE001-0C
10/03/97
3
QQ：2881677436 复制
