IS24C128
131,072位2线串行
CMOS EEPROM
ISSI
描述
初步信息
2003年3月
特点
组织：
- 16K位×8位
64字节页写缓冲
两线串行接口
- 双向数据传输协议
低功耗CMOS技术
- 工作电流小于2mA （ 5V ）
- 待机电流小于5 μA （ 5V ）
- 待机电流小于2微安（ 2.5V ）
低电压工作
- IS24C128-2 ： VCC = 1.8V至5.5V
- IS24C128-3 ： VCC = 2.5V至5.5V
400千赫（我
2
C协议）兼容
硬件数据保护
- 写保护引脚
连续读取功能
过滤输入以抑制噪声
自写的时间周期自动清除
- 5毫秒@ 2.5V
高可靠性
- 耐力： 100,000次
- 数据保存： 40年
商业和工业温度范围
8引脚PDIP ， 8引脚SOIC和14引脚TSSOP
该IS24C128是一个电可擦除PROM
使用标准的2线接口装置
通信。该IS24C128包含存储器
阵列128K位（ 16384 ×8） ，并且进一步
分成256页，每页64字节的页级
写模式。该EEPROM是提供在宽工作
的电压
1.8V至5.5V
（ IS24C128-2 ）和2.5V至5.5V
（ IS24C128-3 ）与大多数应用程序不兼容
电压。 ISSI设计IS24C128是一个低成本的
和低功率的2线的EEPROM溶液。该器件
封装采用8引脚PDIP ， 8引脚SOIC封装，以及14引脚
TSSOP封装。
该IS24C128保持与流行兼容
双线总线协议，因此很容易设计成
应用程序中实现这种总线类型。简单
总线由串行时钟线的（SCL）和所述
串行数据线（ SDA ） 。使用总线，主
设备，诸如微控制器通常连接
到一个或多个从设备，如IS24C128 。
通过SDA线的比特流包括一系列
字节，用于标识特定的从设备，一个
指令，即从设备内的地址，和一个
系列的数据，如果适当的话。该IS24C128有
写保护引脚（ WP ），以便阻止任何写的
指令传输总线。
2002集成的芯片解决方案， Inc.保留所有权利。 ISSI公司保留更改本规范及其产品在任何时候，恕不另行通知。 ISSI
承担因本文所述的任何信息，产品或服务的应用或使用不承担任何责任。建议客户获得该设备的最新版本
规范之前依靠任何公开信息及订货产品之前。
集成的芯片解决方案，公司 - www.issi.com -
1-800-379-4774
初步信息牧师00B
03/11/03
1
IS24C128
ISSI
功能框图
VCC
高压
发电机，
定时控制&
SDA
WP
从机地址
寄存器&
比较
A0
A1
NC
字地址
计数器
X
解码器
SCL
控制
逻辑
EEPROM
ARRAY
Y
解码器
GND
NMOS
确认
时钟
DI / O
＆ GT ;
数据
注册
2
集成的芯片解决方案，公司 - www.issi.com -
1-800-379-4774
初步信息牧师00B
03/11/03
IS24C128
ISSI
14引脚TSSOP
引脚配置
8引脚DIP和SOIC
A0
A0
A1
NC
GND
1
2
3
4
8
7
6
5
VCC
WP
SCL
SDA
A1
NC
NC
NC
NC
GND
1
2
3
4
5
6
7
14
13
12
11
10
9
8
VCC
WP
NC
NC
NC
SCL
SDA
引脚说明
A0-A1
SDA
SCL
WP
VCC
NC
GND
地址输入
串行地址/数据I / O
串行时钟输入
写保护输入
电源
无连接
地
漏输出，可丝或运算与其它漏极开路
或集电极开路输出。 SDA总线
需要
上拉
电阻到Vcc 。
A0, A1
在A0 ， A1和是设备地址输入
有线或左未连接的硬件兼容性
与24C32 / 64 。当引脚是硬连接，有多达
4 128K设备可以在一个单一的总线寻址
系统。当该引脚不硬连接，默认A0
和A1均为零。
SCL
这个输入时钟引脚用于同步数据
传送到从设备。
WP
WP是写保护引脚。如果WP引脚连接到VCC
整个阵列将写保护（只读） 。
当WP接GND或悬空，正常的读/写
操作允许该设备。
SDA
在SDA是用来传送地址的双向销
和数据移入和移出器件。 SDA引脚是一个开放的
集成的芯片解决方案，公司 - www.issi.com -
1-800-379-4774
初步信息牧师00A
03/11/03
3
IS24C128
设备操作
该IS24C128提供一个串行通信和
支持双向2线总线传输协议。
ISSI
待机模式
2线总线
两线总线被定义为一个串行数据线（SDA） ，
和一个串行时钟线（SCL）。该协议定义的任何
器件发送数据到SDA总线发送器，
和接收装置作为接收器。该总线是
由主器件产生SCL控制，
控制总线访问和产生停止和启动
条件。该IS24C128是总线上的从站设备。
功耗降低处于待机模式。该
IS24C128将进入待机模式： a）在上电和
留在这之前， SCL和SDA切换; b）根据该停止
如果信号开始没有写操作;或c）在任何
内部写操作
设备寻址
法师通过发送START开始传输
条件。然后主机发送的地址
特别是从设备被请求。从
（图5）的地址为8位。
该地址的四个最显著位被固定为
1010的IS24C128 。
这种装置具有两个地址位（ A1和A0 ），这
允许最多4 IS24C128设备共享的2线
总线。一旦接收到从机地址，设备
比较这两个地址位与硬连线A1
和A0输入引脚，以确定它是否是适当的
奴隶。如果A1和A0引脚不偏向于高也不
低，则内部电路的默认值设置为低。
从机地址的最后一位指定是否读
或写操作将被执行。当此位被设置
为1时，选择了读操作，而当设定为0时，一
被选择的写入动作。
在主机发送起始条件，
从机地址字节（图5 ） ，相应的2线
从站（如IS24C128 ）将与ACK的回应
SDA线。从机将拉低SDA上
第九个时钟周期，这表明它收到八
数据的比特。所选IS24C128然后准备进行
读取或监视总线写操作。
总线协议：
当总线不数据传输，可以只启动
忙
- 在一次数据传输，数据线必须保持稳定
每当时钟线为高。任何变化
数据线在时钟线为高电平将被解释
作为一个起始或停止条件。
数据线的状态代表一个开始后的有效数据
条件。数据线必须稳定的持续时间
高周期的时钟信号。在SDA数据
行可能会在时钟的低电平期间改变
信号。没有每个数据位对应一个时钟脉冲。每个数据
传输开始与一个起始条件和终止
一个停止条件。
启动条件
起始条件之前的所有命令的设备
而被定义为高到SDA时低的跳变
SCL为高电平。该IS24C128监视SDA和SCL
线，不会响应，直到启动条件满足。
停止条件
停止条件定义为从低到高的过渡
SDA当SCL为高电平。所有操作必须以结束
一个停止条件。
写操作
字节写
在字节写模式下，主设备发送启动
条件和从器件地址信息（用R /
W置零）到从设备。从站后
产生一个ACK ，主机发送两个字节的地址
要被写入的地址指针
IS24C128 。从接收从另一个ACK后，
主设备发送的数据字节被写入到
该地址的存储单元。该IS24C128
确认一次和法师产生
停止条件，此时，器件开始它的内部
编程周期。而这个内循环过程中，
该设备将无法从主任何请求作出回应
装置。
应答（ACK ）
一个成功的数据传输后，每个接收设备是
需要产生ACK 。在确认设备
拉低SDA线。
RESET
该IS24C128包含在壳体的2-复位功能
wire总线传输意外中断（例如，一
功率损耗） ，或需要终止中流。
当主设备创建一个复位引起
启动条件。要做到这一点，可能需要为
主设备监视SDA线，而骑自行车的
SCL高达9倍。 （对于每一个时钟信号的过渡
以高，法师检查一个高级别上SDA ）。
4
集成的芯片解决方案，公司 - www.issi.com -
1-800-379-4774
初步信息牧师00B
03/11/03
IS24C128
页写
该IS24C128能64字节页写操作的。一
页写开始以同样的方式作为一个字节写入，
但是，而不是终止内部写入周期结束后的
传送一个数据字，主设备可以传输
多达63多个字节。在接收到每个数据字后，将
IS24C128与SDA线上产生一个ACK立即响应，
和六个低位数据字地址位是在内部
加1，而数据的高位比特
字地址保持不变。如果主设备应
发送多于64个字，之前发出停止
状态，地址计数器将“翻身”，而此前
写入的数据将被覆盖。一旦所有64个字节
接收到停止条件已派出由主，
内部编程周期的开始。在这点上，所有的
接收的数据被写入到IS24C128在单个写
周期。所有的输入被禁止，直到内部完成
写周期。
ISSI
随机地址读
选择性的读操作允许主设备
随机选择一个存储位置为READ
操作。主设备首先执行一个“哑”
通过发送起始条件，从写操作
位置的地址和字地址它希望
读取。后IS24C128承认字地址，
主器件重新发送起始条件和
从机地址，此时的R / W位设置为1。该
IS24C128然后与它的ACK响应，并发送该数据
要求。主设备不发送一个ACK ，但
将产生一个停止条件。 （请参考图9，随机
地址读出图）。
顺序读取
连续读取可以启动无论是作为当前
地址读或随机地址读。后
IS24C128发送起始字节序列，主设备
现在产生一个ACK ，表示它需要额外的
从IS24C128数据。该IS24C128继续
接收的输出数据为每个ACK 。主设备
拉SDA结束连续读操作
高（无应答），表示最后一个数据字被读出，
其次是一个停止条件。
数据输出是连续的，与从地址的数据
N跟从地址的数据的n + 1，......等等。
地址计数器加一自动，允许
要在连续读取整个存储器的内容
连续读操作。当存储器地址
边界16383到达，地址计数器“卷
过“到地址0 ，并且IS24C128继续输出
收到的每个ACK数据。 （请参考图10，顺序
读操作启动了随机地址读
图。 ）
应答（ACK ）投票
的输入的无效，可用于利用
典型的写周期时间。一旦停止条件
发，以指示该主机的写操作结束时，
在IS24C128启动内部写周期。 ACK
查询可立即启动。这涉及发行
启动条件后的从机地址为
写操作。如果IS24C128仍忙于写
操作时，没有ACK被返回。如果IS24C128有
完成写操作，一个ACK将被退回
和主机可以继续进行下一个读或写
操作。
读操作
读出操作都在相同的方式写入启动
操作，不同之处在于（ R / W）位从机地址
被设置为“1”。有三种读操作选项：
当前地址读，随机地址读和顺序
读取。
当前地址读
该IS24C128包含一个内部地址计数器
保持最后一个字节的访问的地址，
递增一。例如，如果先前的操作
在读或写操作，给
地址位置n，则内部地址计数器会
增量地址位置N + 1 。当IS24C128
一个读操作接收器件寻址字节
（R / W位设置为“1” ）时，它会回应ACK的发送
8位数据字存储在地址位置n + 1个。该
法师不应该承认转让，但应
产生一个停止条件使IS24C128中止
传输。如果“n”为存储器的最后一个字节，则
从位置“0”的数据将被传输。 （参考
图8.当前地址读图）
集成的芯片解决方案，公司 - www.issi.com -
1-800-379-4774
初步信息牧师00A
03/11/03
5
QQ：2881677436 复制
