IRLR8503
功率MOSFET优化的DC -DC转换器
而IRLR8103V和IRLR8503可以和都低于
在各种应用中ING使用的，它们被设计
和优化用于低电压的DC-DC的转换
同步降压转换器拓扑，具体地， MI-
croprocessor功率应用。该IRLR8503 （图 -
URE 1）控制FET插座进行了优化，同时
该IRLR8103V的同步进行了优化
FET功能。
表2 - 新的充电参数
新的收费
参数
Q
GS1
Q
GS2
Q
GCONT
Q
开关
Q
OSS
描述
预阈值的栅极电荷
后阈值的栅极电荷
控制用FET的总Q
G
在控制FET开关充电
结合Q
GS2
和Q
GD
输出充电
电荷提供到C
OSS
在问答
GD
控制FET开关周期
同步FET的总Q
G
(V
DS
≤
0)
图5
图6
图4
科幻gure 3
波形
IRLR8503
（续FET ）
Q
GSYNC
CGD
漏极电压
漏极电压
CDS
VGTH
QG
（控制FET ）
qSwitch
QGD
栅极电压
0V
DEAD
时间
IRLR8103V
（同步FET ）
CGS
栅极电压
VGTH
QG （同步FET ）
0A
图1 - 应用
拓扑
图2 - 电极间
电容
QGS1
QGS2
漏电流
因为在电极间电容（图2 ）
功率MOSFET ，指定第r
DSON
在DE-的
副是不够的，以保证良好的性能。一
R的优化
DSON
和充电必须执行
形成以确保性能最佳的MOSFET的
给定的应用。这两种芯片尺寸和设备architec-
TURE必须被改变，以实现最小的可能
在电路内的损失。这是为两个独立地真
控制用FET和同步FET 。不幸的是，该
FET的电容是非线性的和电压DE-
下垂。因此，这是不方便的指定和
使用它们有效地开关电源
损失估计。这是很好理解年前
并导致改变从电容的强调
tance对功率MOSFET的数据表的栅极电荷。
表1 - 传统的充电参数
器件电容
C
GS
C
GS
+ C
GD
C
GD
相应的充电参数
Q
GS
Q
G
Q
GD
体
二极管
当前
漏电流
图3 - 控制用FET
波形
图4 - 同步FET
波形
波形被分成相应的段
荷兰国际集团收取的参数。这些反过来，对应
到开关波形的离散时间段。
VIN
g1
N1
续FET
Coss1
2n
SN
g2
N2
同步FET
Coss2
2n
开关节点电压
（ VSN ）
N1门
电压
N1电流
N1科斯放电
+
N2科斯充电
图5 - Q
OSS
等效电路
图6 - Q
OSS
波形
国际整流器公司最近采取的行业
通过指定新的充电参数的一步
这是更加特定于DC-DC转换DE-
符号（表2）。为了了解这些参数，
最好是先在图 - 中的信号波形
茜3 &图4 。
损失可分为四大类：传导
灰损耗，栅极驱动损耗，开关损耗，并输出
损失。以下简化的功率损耗公式是
如此两个MOSFET在同步降压转换
变频器：
P
损失
= P
传导
+ P
栅极驱动器
+ P
开关
+ P
产量
对于同步FET时，P
开关
长期成为
几乎为零，可以忽略。
www.irf.com
3
IRLR8503
表3和表4列出了在不同的充电段的事件，并显示在该损失的近似
期。
表3 - 控制用FET损失
描述
分部亏损
2
导通损耗与MOSFET的时间有关。我
RMS
是负载的函数
P
COND
=
I
RMS
×
R
DS （ ON）
电流和占空比。
损失
充电和放电的门相关的栅极驱动损耗
P
IN
=
V
G
×
Q
G
×
MOSFET每一个周期。使用控制FET Q
G
.
损失
开关期间漏极电压损耗和漏电流转换为每个完整的循环。
Q
GS
2
×
在Q出现亏损
GS2
和Q
GD
时间段，并且可以使用被简化
P
QGS
2
≈
V
IN
×
I
L
×
损失
I
G
Q
开关
.
Q
P
QGD
≈
V
IN
×
I
L
×
GD
×
I
G
P
开关
≈
V
IN
×
I
L
Q
SW
×
I
G
产量
损失
与Q相关的损失
OSS
该装置的每个周期时，所述控制
Q
FET导通。损失是由两个FET引起的，而是由控制消散
P
产量
=
OSS
×
V
IN
×
F
2
FET 。
表4 - 同步FET损失
描述
与MOSFET的导通时间的相关损失。我
RMS
是负载电流的函数，并且
占空比。
充电和放电的每个MOSFET的栅极相关的损失
周期。使用同步FET Q
G
.
一般小到忽略，除了在轻负载的电流反向时，
在输出电感器。在这些条件下的各种轻负载省电
技术由控制IC采用保持开关损耗为
可以忽略不计的水平。
分部亏损
传导
损失
栅极驱动器
损失
开关
损失
P
COND
=
I
RMS
×
R
DSON
2
P
IN
=
V
G
×
Q
G
×
P
开关
≈
0
产量
损失
与Q相关的损失
OSS
该装置的每一循环时控制FET
Q
开启。它们是由同步FET引起的，而是被分散在所述控制
P
产量
=
OSS
×
V
IN
×
2
FET 。
典型的PC应用程序
该IRLR8103V和IRLR8503适合
同步降压DC- DC转换器，并进行了优化
在新一代CPU应用。该
IRLR8103V主要用作低侧优化
同步FET （ Q2 ）与低R
DS （ ON）
高CDV / DT
immunity.The IRLR8503主要用作优化
高侧控制用FET （ Q2 ）低cobmined和Qsw的
R
DS （ ON）
的，但也可以被用作同步FET 。该
IRLR8503还测试了犬瘟热病毒/ dt抗扰性，为关键
偏低插座。在典型的配置中，其中
这些装置可在图7中所示可以使用。
IRLR8503
控制用FET （ Q1 ）
1个IRLR8103
V
or
or
2× IRLR8503
同步
场效应晶体管（ Q2）的
图7. 2 & 3 -FET解决方案
同步降压拓扑结构。
4
www.irf.com
IRLR8503
2.5
典型特征
IRLR8503
6.0
ID = 15A
VGS ，栅 - 源极电压（ V）
RDS （ ON）时，漏 - 源极导通电阻
ID = 15A
VDS = 20V
VGS = 4.5V
2.0
4.0
（归一化）
1.5
2.0
1.0
0.5
-60 -40 -20
0
20
40
60
80 100 120 140 160
0.0
0
4
8
12
16
T J ，结温（ ° C）
QG ，总栅极电荷（ NC）
图8.归一导通电阻与温度的关系
RDS （ ON）时，漏 - 源极到导通电阻（ Ω ）
0.015
图9.栅极 - 源极电压与典型栅极
收费
2500
0.014
2000
V
GS
C
国际空间站
C
RSS
C
OSS
=
=
=
=
0V,
F = 1MHz的
C
gs
+ C
GD ，
C
ds
短
C
gd
C
ds
+ C
gd
C，电容（pF ）
0.013
西塞
1500
0.012
1000
ID = 15A
0.011
科斯
500
0.010
3.0
4.0
5.0
6.0
7.0
8.0
9.0
10.0 11.0 12.0
0
CRSS
1
10
100
VGS ，门-to - 源电压（V ）
V
DS
，漏极至源极电压（ V）
图10.典型的RDS（ON）与栅极至源极电压
100
1000.0
图11.典型的电容与漏 - 源极电压
ID ，漏 - 源电流
(Α
)
100.0
T J = 150℃
10.0
T J = 25°C
VDS = 15V
1.0
2.5
3.0
3.5
20μs的脉冲宽度
4.0
4.5
5.0
5.5
VGS ，栅 - 源极电压（ V）
图12.典型的传输特性
www.irf.com
5
QQ：2881677436 复制
