SM561
扩频时钟发生器
特点
54-到166 MHz的工作频率范围
宽（ 9 ）范围内的传播选择
接收时钟和晶振输入
低功耗
3.3V = 165兆瓦。 （FIN = 120兆赫）
扩频禁用功能
中心扩频调制
低周期到周期抖动
八脚SOIC封装
应用
高分辨率VGA控制器
液晶面板和显示器
工作站和服务器
好处
8 峰值电磁干扰（ EMI）降低到
16分贝
快速的产品上市时间
降低成本
框图
引脚配置
250 K
鑫/ CLK
鑫/
CLK
1
4 pF的
参考
分频器
PD
CP
LF
1
2
3
4
8
7
6
5
XOUT
S0
S1
SSCC
VDD
VSS
调制
控制
SSCLK
反馈
分频器
VCO
XOUT
8
8 pF的
VDD
VSS
2
输入
解码器
逻辑
分频器
和MUX
3
4
SSCLK
5
6
7
SSCC
S1
S0
赛普拉斯半导体公司
文件编号： 38-07021牧师* C
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2002年12月14日
SM561
.
引脚说明
针
数
1
2
3
4
5
引脚名称
鑫/ CLK
VDD
GND
SSCLK
SSCC
针
TYPE
I
P
P
O
I
引脚说明
时钟或晶振输入接口。
请参阅
表1
对于输入频率范围
选择。
正电源。
电源接地。
调制时钟输出。
扩频时钟控制（启用/禁用）功能。
SSCG功能
当输入为高时，禁用输入为低电平有效。该引脚被拉高
在内部。
三电平逻辑输入控制引脚用来选择频率和带宽。
频率/带宽选择和三电平逻辑编程。看
图1
on
第3页。
三电平逻辑输入控制引脚用来选择频率和带宽。
频率/带宽选择和三电平逻辑编程。看
图1
on
第3页。
振荡器输出引脚连接到晶体。
离开这个引脚如果未连接
外部时钟驱动鑫/ CLK 。
6
S1
I
7
S0
I
8
XOUT
O
概述
赛普拉斯SM561是一种扩频时钟发生器
（ SSCG ） IC用于降低EMI发现的目的
今天的高速数字电子系统。
该SM561采用了赛普拉斯专有的锁相环
（ PLL）和扩频时钟（ SSC ）技术
合成和频率调制的输入频率
参考时钟。通过频率调制时钟，
EMI测量的基波和谐波频率
时钟（ SSCLK ）大大降低。
这种减少在辐射能量可以显著降低
监管要求和时间符合成本
市场而不降低系统性能。
的SM561是一个非常简单和通用的设备使用。该
频率和蔓延％范围内选择通过编程S0
和S1数字输入。这些投入使用的三（3 ）逻辑状态
包括高（H） ，低（L） ，以及中间（M），以选择的所述一个
9可用频率调制和扩频％的范围。
请参阅
表
编程细节。
的SM561旨在用于以与应用程序
基准频率在54至166兆赫的范围内。
种类繁多的数字化可选扩展比率是
成为可能，通过使用三电平（高，低和中）的逻辑
在S0和S1的数字控制输入。
输出传播（频率调制）是对称
集中于输入频率。
扩频时钟控制（ SSCC ）功能，或
禁用频率扩展和提供了用于容易
系统性能的EMI测试期间比较。
该SM561可在八脚SOIC封装，
0 ° C到70 °C的工作温度范围。
请参阅SM560数据表的操作频率
从25到108兆赫。
文件编号： 38-07021牧师* C
第2页8
SM561
表1.频率和传播％选择（中心扩频）
5 4-1 0 8 M·H Z（ 1。· W R A N克五）
在P ü吨
f重新Q ü简
（ M·H Z）
54 - 60
60 - 70
70 - 80
80 - 100
100 - 108
S1=M
S0=M
(% )
3 .6
3 .5
3 .3
3 .0
2 .6
S1=M
S0=0
(% )
3 .1
3 .0
2 .8
2 .5
2 .3
S1=1
S0=0
(% )
2 .6
2 .5
2 .4
2 .1
1 .9
S1=0
S0=0
(% )
2 .1
2 .0
1 .9
1 .7
1 .5
S1=0
S0=M
(% )
1 .8
1 .7
1 .6
1 .4
1 .3
发E乐（C T）日é
f重新Q ú ê N c个Y A N D
权证 TE R 5 P再一个D％
电子旗下IRED一个N D个浴室
集S 1，S 0作为
在D IC TE的 。
1 0 6月8日至一日6 M·H （H IG H·R A N克五）
在P ü吨
f重新Q ü简
（ M·H Z）
180 - 120
1 2 0 -1 3 0
130 - 140
140 - 150
150 - 166
S1=1
S0=M
(% )
2 .3
2 .3
2 .3
2 .2
2 .1
S1=0
S0=1
(% )
1 .7
1 .7
1 .7
1 .6
1 .5
S1=1
S0=1
(% )
1 .1
1 .1
1 .1
1 .1
1 .0
S1=M
S0=1
(% )
0 .9
0 .9
0 .9
0 .9
0 .8
发E乐（C T）日é
f重新Q ú ê N c个Y A N D
权证 TE R 5 P再一个D％
电子旗下IRED一个N D个浴室
集S 1，S 0作为
在D IC TE的 。
三电平逻辑
用二进制逻辑，四种状态可以用两个被编程
控制线，其中为三电平逻辑可以设定9逻辑
指出使用两个控制线。在SM561三电平逻辑是
通过除了限定了第三逻辑状态来实现
标准逻辑“1”和“0”。管脚6和SM561的7
通过施加到相应的电压识别一个逻辑状态
引脚。这些状态被定义为“0” （低） ，“M” （中） ，和
VDD = 3.3 VDC
“1”（一） 。每个国家都有一个定义的电压范围
一个由SM561为“ 0 ”，“M ”或“1”逻辑状态的解释。
请参阅
表1
对于电压范围为每个逻辑状态。通过
使用两个相同阻值的电阻（通常为20K ）的“M”状态
可以很容易地编程。销6或7可直接连接到
地面或V
DD
为逻辑“0”或“1”，分别。
VDD = 3.3 VDC
VDD = 3.3 VDC
SM561
20K
SM561
SM561
7
1.65 VDC
7
7
6
0 VDC
20K
6
6
5
5
5
EX 。 1
EX 。 2
EX 。 3
图1 。
文件编号： 38-07021牧师* C
第3页8
SM561
绝对最大额定值
[1]
电源电压（V
DD
） ： .................................... -0.5V至+ 6.0V
直流输入电压： ...................................- 0.5V至V
DD
+ 0.5V
结温.................................- 40 ° C至+ 140℃
工作温度： ...................................... 0 ° C至70℃
存储温度.................................. -65 ° C至+ 150°C
静电放电电压（ ESD ） ........................... 2,000V民
DC电气特性
(V
DD
= 3.3V ，温度。 = 25
°
C和C
L
（引脚4 ）= 15 pF的，除非另有说明）
参数
VDD
VINH
VINM
VINL
VOH1
VOH2
VOL1
VOL2
Cin1
Cin2
Cin2
IDD1
IDD2
描述
电源电压范围
输入高电压
输入电压中
输入低电压
输出高电压
输出高电压
输出低电压
输出低电压
输入电容
输入电容
输入电容
电源电流
电源电流
± 10%
S0和S1只
S0和S1只
S0和S1只
I
OH
= 6毫安
I
OH
= 20毫安
I
OH
= 6毫安
I
OH
= 20毫安
鑫/ CLK （引脚1 ）
XOUT （引脚8 ）
S0，S1， SSCC （管脚7,6 ，5）
FIN = 65 MHz的
FIN = 166 MHz的
3
6
3
4
8
4
35
50
条件
分钟。
2.97
0.85V
DD
0.40V
DD
0.0
2.4
2.0
0.4
1.2
5
10
5
45
55
典型值。
3.3
V
DD
0.50V
DD
0.0
马克斯。
3.63
V
DD
0.60V
DD
0.15V
DD
单位
V
V
V
V
V
V
V
V
pF
pF
pF
mA
mA
电时序特性
(V
DD
= 3.3V ， T = 25
°
C和C
L
= 15 pF的，除非另有说明）
参数
ICLKFR
素养
TFALL
DTYin
DTYout
JCC1
JCC2
描述
输入时钟频率
范围
时钟上升时间（引脚4 ）
时钟下降时间（引脚4 ）
输入时钟的占空比
输出时钟占空比
周期到周期抖动
周期到周期抖动
条件
V
DD
= 3.30V
SSCLK1 @ 0.4 - 2.4V
SSCLK1 @ 0.4 - 2.4V
鑫/ CLK （引脚1 ）
SSCLK1 （引脚4 ）
鱼翅= 140 MHz的
鱼翅= 140 MHz的
分钟。
54
1.2
1.2
20
45
–
–
1.4
1.4
50
50
125
150
典型值。
马克斯。
166
1.6
1.6
80
55
175
200
单位
兆赫
ns
ns
%
%
ps
ps
注意：
1.
单电源供电：
对任何输入或I / O引脚上的电压不能超过上电时的电源引脚。
文件编号： 38-07021牧师* C
第4页8
SM561
操作SSCG理论
的SM561是使用专有的PLL型时钟发生器
赛普拉斯设计。通过精确控制的带宽
输出时钟时， SM561变为低EMI时钟发生器。
该SM561的理论和具体操作将是
在以下章节中进行讨论。
50 %
50 %
TC = 15.4纳秒
时钟频率= FC = 65 MHz的
时钟周期= =锝六十五分之一兆赫= 15.4纳秒
如果这个时钟被施加到SM561的辛/ CLK引脚，所述
输出时钟引脚4 （ SSCLK ）将被扫来回
在两个频率。这两个频率， F1和F2 ，
用于计算到扩散或带宽的总量
施加在参考时钟引脚1作为时钟被使
从F1到F2的转变，时间和扫描量
波形中的EMI的量起到非常重要的作用
减少从SSCG时钟来实现的。
调制域分析仪被用来可视化
扫波形和扫描周期。
图1
还示出了
一个65 MHz的可编程扩频时钟发生器时钟的调制方式。注意，该
实际扫描波形不是简单的正弦波或锯齿波
波形。
图2
是相同的SSCG时钟的使用扫描
频谱分析仪。在这种扫描就可以看到一个6.48 - dB的
使用SSCG时钟时，减少高峰期的射频能量。
EMI
所有的数字时钟在他们的谐波产生不必要的能量。
传统的数字时钟方波的占空比
这是非常接近50％。因为这个50/50的占空比，
数字时钟产生大部分的谐波能量的
奇次谐波，即，第三，第五，第七，等，这是可能的，以
减少能量中所含的基本量
和奇次谐波通过增加基波的带宽
心理时钟频率。传统的数字时钟具有一
非常高的Q因子，这意味着所有的能量在该的那
频率集中在一个很窄的带宽，形成机制
吸收的敷料，高能量峰值。监管机构测试
电子设备由峰值能量的辐射的量
从设备。通过降低峰值能量在基波
精神和谐波频率，被测设备是
能够满足机构的需求EMI。常规
减少电磁干扰的方法已经使用屏蔽，滤波，
多层印刷电路板等。 SM561使用的方法
通过增加时钟减小峰值能量中的时钟
带宽，并降低了Q.
调制速率
扩频时钟发生器使用频率
调制（FM ），以在一个特定的频带能量分布
频率。时钟的最高频率（ Fmax）变大，并
时钟（ FMIN ）的最小频率决定了这个乐队
频率。所需的时间过渡，从FMIN到最大频率
和回FMIN是调制率， TMR的周期。
的SSCG时钟调制率通常被称为中
条款频率或FMOD = 1 / TMOD的。
输入时钟频率，散热片，以及内部分频器计数，
CDIV ，确定调制率。在一些SSCG时钟
发电机，所选择的范围决定了内部分频器
算。在其他SSCG时钟，内部分隔数是固定的
超过该部分的工作温度范围。该SM560与SM561
有一个固定的分频数，如下表所示。
SSCG
SSCG采用调制时钟的专利技术
在一个很窄的带宽和变化的控制速度，
峰值和周期循环。该SM561采用窄带
在54-166 MHz范围内的数字参考时钟和
产生一个时钟控制的开始和彩票之间
停止频率和变化的准确率。要理解
恰好在SSCG应用时钟是什么，考虑
65 - MHz时钟具有50 ％的占空比。从65 MHz的时钟我们
知道了以下内容，如这里所示。
文件编号： 38-07021牧师* C
第5页8
QQ：2880707522 复制
