IDTCSPUA877A
1.8V PLL微分1:10 SDRAM时钟驱动器
商业级温度范围
1.8V锁相环
微分1:10 SDRAM
时钟驱动器
产品特点：
描述：
IDTCSPUA877A
1至10差分时钟分配
在DDR2优化时钟分配（双倍数据速率）
SDRAM的应用
工作频率： 125MHz的到410MHz
稳定时间： <6us
极低的偏移：
≤
40ps
极低的抖动：
≤
40ps
1.8V AV
DD
和1.8V V
DDQ
CMOS控制信号输入
测试模式使缓冲区，同时禁止PLL
低电流关断模式
扩频输入时钟容限
有52球VFBGA和40引脚VFQFPN封装
应用范围：
符合或超过JEDEC标准CUA877注册DDR2
时钟驱动器
随着SSTUA32864 / 66 ， DDR2寄存器，提供了完整的
对于DDR2的DIMM解决方案
该CSPUA877A是PLL基于时钟驱动器，作为一个零延迟缓冲器
分配一个差分时钟输入对（ CLK ，
CLK
）至10差动
输出对（Y
[0:9]
, Y
[0:9]
），以及一个差分对反馈时钟输出的
（ FBOUT ，
FBOUT ） 。
外部反馈引脚（ FBIN ，
FBIN ）
对于同步
输出到输入参考的设置。 OE ，操作系统，以及A
VDD
控制
掉电和测试模式的逻辑。当A
VDD
被接地时，PLL被接通
关闭和绕过测试模式的目的。当差分时钟输入
（ CLK ，
CLK ）
都为逻辑低电平时，该器件将进入低功耗关断模式。
在此模式下，接收器被禁止时，PLL被关断，且输出
时钟驱动器被禁用，从而导致更低的时钟驱动器的电流消耗
超过500μA 。
该CSPUA877A无需外部元件，并进行了优化
对于非常低的相位误差，偏移和抖动，同时保持频率和占空比
周期在工作电压和温度范围内。该CSPUA877 ，
在这两个模块组件和系统主板设计用于基于
解决方案，提供了一个最佳的高性能的时钟源。
该CSPUA877A在商用温度范围（ 0 ° C至可用
+ 70 ℃）。请参阅订购信息。
功能框图
OE
OS
AV
DD
LD或OE
动力
下
和
LD ，操作系统，或OE
TEST
模式
PLL旁路
逻辑
LD
Y0
Y0
Y1
Y1
Y2
Y2
Y3
Y3
Y4
Y4
CLK
CLK
10KΩ - 100KΩ
FBIN
FBIN
PLL
Y5
Y5
Y6
Y6
Y7
Y7
Y8
Y8
Y9
注意：
逻辑检测（ LD ）来实现器件断电时为逻辑低电平同时适用于CLK和
CLK 。
IDT标志是集成设备技术，Inc.的注册商标。
Y9
FBOUT
商业级温度范围
1
c
2006年集成设备技术有限公司
FBOUT
2006年10月
DSC四分之六千八百七十二
IDTCSPUA877A
1.8V PLL微分1:10 SDRAM时钟驱动器
商业级温度范围
引脚配置
6
Y
6
Y
5
Y
5
Y
6
GND
GND
Y
7
GND
NB
NB
GND
Y
2
C
Y
7
OS
V
DDQ
FBIN
V
DDQ
NB
NB
FBIN FBOUT FBOUT
OE
NB
NB
GND
NB
NB
GND
Y
8
Y
8
Y
9
Y
9
5
V
DDQ
V
DDQ
GND
GND
4
3
Y
0
Y
0
Y
1
A
GND
GND
Y
1
B
V
DDQ
V
DDQ
V
DDQ
GND
GND
Y
3
J
Y
4
Y
4
Y
3
K
2
V
DDQ
V
DDQ
V
DDQ
Y
2
D
1
CLK
E
CLK
F
AGND AV
DD
G
H
VFBGA
顶视图
52球VFBGA封装布局
0.65mm
6
5
4
3
2
1
A
B
C
D
E
F
G
H
J
K
顶视图
A
1
2
3
4
5
6
B
C
D
E
F
G
H
J
K
2
IDTCSPUA877A
1.8V PLL微分1:10 SDRAM时钟驱动器
商业级温度范围
引脚配置， CONT 。
V
DDQ
V
DDQ
绝对最大额定值
(1,2)
符号
V
DDQ
， AV
DD
V
I(3)
V
O(3)
I
IK
(V
I
<0)
I
OK
(V
O
<0或
V
O
＆ GT ; V
DDQ
)
I
O
(V
O
= 0至V
DDQ
)
V
DDQ
或GND
TSTG
等级
电源电压范围
输入电压范围
电压范围应用于任何
在高或低态输出
输入钳位电流
输出钳位电流
最大
-0.5到+2.5
-0.5到V
DDQ
+ 0.5
-0.5到V
DDQ
+ 0.5
±50
±50
单位
V
V
V
mA
mA
Y
1
Y
1
Y
0
Y
0
Y
5
Y
6
39
32
Y
6
Y
5
40
38
37
36
35
33
34
31
V
DDQ
Y
2
Y
2
CLK
CLK
V
DDQ
AGND
AV
DD
V
DDQ
GND
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
30
29
28
27
26
GND
25
24
23
22
21
Y
7
Y
7
V
DDQ
FBIN
FBIN
FBOUT
FBOUT
V
DDQ
OE
OS
连续输出电流
连续电流
存储温度范围
±50
±100
- 65 + 150
mA
mA
°C
VFQFPN
顶视图
注意事项：
1.强调超过绝对最大额定值可能会导致
永久损坏设备。这是一个额定值只和功能操作
该设备在这些或以上的任何其他条件，在操作说明
本规范的部分将得不到保证。暴露在绝对最大额定值
长时间条件下可能会影响其可靠性。
2.最大的封装功耗使用结温计算
150
°
C和750密耳的电路板走线的长度。
3.输入和输出负电压额定值可能会超过如果输入和输出
钳式电流额定值得到遵守。这个值被限制为2.5V最大
Y
4
V
DDQ
V
DDQ
Y
3
Y
3
Y
4
Y
9
Y
9
Y
8
Y
8
电容
(1)
参数
C
IN
C
I
Δ
C
L
描述
输入电容
V
I
= V
DDQ
或GND
三角洲输入电容
CLK ，
CLK ，
FBIN ，
FBIN
负载电容
—
10
—
pF
注意：
1.未使用的输入必须保持高电平或低电平，以防止它们飘浮。
分钟。
2
典型值。
—
马克斯。
3
0.25
单位
pF
pF
推荐工作条件
符号
AV
DD(1)
V
DDQ
T
A
电源电压
I / O电源电压
工作自由空气的温度
1.7
0
参数
分钟。
典型值。
V
DDQ
1.8
1.9
+70
马克斯。
单位
V
V
°
C
注意：
1. PLL电路被关断和旁路，当AV用于测试目的
DD
被接地。在此测试模式，V
DDQ
保持在推荐的工作条件，也没有时间
参数保证。
3
IDTCSPUA877A
1.8V PLL微分1:10 SDRAM时钟驱动器
商业级温度范围
引脚说明（ VFBGA ）
引脚名称
AGND
AV
DD
CLK ，
CLK
FBIN ，
FBIN
FBOUT ，
FBOUT
GND
V
DDQ
OE
OS
Y
[0:9]
Y
[0:9]
NB
引脚数
G1
H1
E1 ， F1
E6 ， F6
G6 ， H6
B2 - B5， C2，C5 ，H 2 ，H ，J 2 - J5
D2 - D4 ，E2， E5 ，F 2 ，G 2 - G5
F5
D5
A3，A4， B1，B6 ，C1 ，C6， K1，K2， K5， K6的
A1，A2， A5，A6， D 1， D 6， J1， J6 ，K3，K4
1.8V模拟电源
差分时钟输入，一个10kΩ至100kΩ的下拉电阻
反馈差分时钟输入
反馈差分时钟输出
地
1.8V电源
OUTPUT ENABLE
输出选择（连接到GND或V
DDQ
)
缓冲输出输入时钟，
CLK
输入时钟CLK的缓冲输出
无装球
描述
地面为1.8V模拟电源
引脚说明（ VFQFPN ）
引脚名称
AGND
AV
DD
CLK ，
CLK
FBIN ，
FBIN
FBOUT ，
FBOUT
GND
V
DDQ
OE
OS
Y
[0:9]
Y
[0:9]
NB
引脚数
7
8
4, 5
26, 27
24, 25
10
1, 6, 9, 15, 20, 23, 28, 31, 36
22
21
3, 11, 14, 16, 19, 29, 33, 34, 38, 39
2, 12, 13, 17, 18, 30, 32, 35, 37, 40
1.8V模拟电源
差分时钟输入，一个10kΩ至100kΩ的下拉电阻
反馈差分时钟输入
反馈差分时钟输出
地
1.8V电源
OUTPUT ENABLE
输出选择（连接到GND或V
DDQ
)
输入时钟CLK的缓冲输出
缓冲输出输入时钟，
CLK
无装球
描述
地面为1.8V模拟电源
4
IDTCSPUA877A
1.8V PLL微分1:10 SDRAM时钟驱动器
商业级温度范围
功能表
(1,2)
输入
AV
DD
GND
GND
GND
GND
1.8V （标称值）
1.8V （标称值）
1.8V （标称值）
1.8V （标称值）
1.8V （标称值）
X
OE
H
H
L
L
L
L
H
H
X
X
OS
X
X
H
L
H
L
X
X
X
X
CLK
L
H
L
H
L
H
L
H
L
(3)
输出
CLK
H
L
H
L
H
L
H
L
L
(3)
Y
L
H
L（ Z）的
L（ Z）的
Y
7
活跃
L（ Z）的
L（ Z）的
Y
7
活跃
L
H
L（ Z）的
Y
H
L
L（ Z）的
L（ Z）的
Y
7
活跃
L（ Z）的
L（ Z）的
Y
7
活跃
H
L
L（ Z）的
FBOUT
L
H
L
H
L
H
L
H
L（ Z）的
FBOUT
H
L
H
L
H
L
H
L
L（ Z）的
版权所有
PLL
关闭
关闭
关闭
关闭
ON
ON
ON
ON
关闭
H
H
注意事项：
1. H =高电压电平
L =低电压等级
X =不关心
2. L（ z）的装置，所述输出被禁止到低状态，满足我
ODL
限制在直流电气特性表。
3.该设备将进入低功耗关断模式时， CLK和
CLK
都处于逻辑低电平。
5
QQ：2880707522 复制
