IDTCSP2510C
3.3V锁相环时钟驱动器
0℃至85℃温度范围
3.3V锁相环
时钟驱动器
零延迟缓冲器
产品特点：
锁相环时钟分配的同步DRAM
应用
分配一个时钟输入至10输出一个银行
输出使能控制银行
外部反馈（ FBIN ）引脚用于同步
输出到时钟输入信号
所需的PLL环路稳定性无需外部RC网络
??工作电压为3.3V V
DD
TPD阶段，在133MHz的错误： < ± 150ps的
抖动（峰 - 峰值）在133MHz的： < ± 75ps @ 133MHz的
扩频兼容
工作频率为25MHz到140MHz的
采用24引脚TSSOP封装
IDTCSP2510C
应用范围：
SDRAM模块
电脑主板
工作站
该CSP2510C是一款高性能，低偏移，低抖动，相位锁定
环（PLL ）时钟驱动器。它使用一个锁相环来精确地对准，在这两个频率
和相位，反馈（ FBOUT ）输出到时钟（CLK）的输入信号。
它是专为与同步DRAM中使用而设计的。该CSP2510C
工作电压为3.3V 。
十输出一个银行提供的低偏移，低抖动CLK的副本。
输出信号的占空比被调整为50％的，独立的
占空比CLK 。该输出可以启用或通过控制禁用
摹输入。当对G输入为高电平时，输出在相位和频率切换
与CLK ;当对G输入为低时，输出被禁止的逻辑低
状态。
含锁相环与许多产品， CSP2510C不需要
外部RC网络。对于PLL的环路滤波器是包含在芯片上，
最大限度地减少了元件数量，电路板空间和成本。
因为它是基于锁相环电路，所述CSP2510C需要
稳定时间以实现反馈信号提供给相位锁
参考信号。此稳定时间是必需的，下列功率和
应用一个固定频率的，在CLK的固定相位信号，以及
下面的任何更改PLL参考或反馈信号。该PLL
可以用捆扎带AV绕过的测试目的
DD
到地面。
该CSP2510C从0 ° C至+ 85 ° C温度范围。这
设备也处于工业级温度范围（特别订购）
（ -40 ° C至+ 85°C ） 。请参阅订购信息。
描述：
功能框图
11
G
3
Y0
4
Y1
5
Y2
8
Y3
9
Y4
15
Y5
16
Y6
17
CLK
24
PLL
13
FBIN
21
AV
DD
23
12
FBOUT
Y9
20
Y8
Y7
0℃至85℃温度范围
1
c
1999
集成设备技术有限公司
IDT标志是集成设备技术，Inc.的注册商标。
2000年10月
DSC-5180/2
IDTCSP2510C
3.3V锁相环时钟驱动器
0℃至85℃温度范围
引脚配置
AGND
V
DD
Y0
Y1
Y2
GND
GND
Y3
Y4
V
DD
G
FBOUT
1
2
3
4
5
6
7
8
9
10
11
12
TSSOP
顶视图
绝对最大额定值
(1)
符号
V
DD
等级
电源电压范围
输入电压范围
电压范围应用于任何
在高或低态输出
输入钳位电流
对于终端电压
到GND （输入V
IH
2.5, V
IL
2.5)
±50
±100
- 65 + 150
+150
mA
mA
°C
°C
最大
-0.5到+4.6
-0.5到+6.5
-0.5到V
DD
+ 0.5
–50
±50
单位
V
V
V
mA
mA
24
23
22
21
20
19
18
17
16
15
14
13
CLK
AV
DD
V
DD
Y9
Y8
GND
GND
Y7
Y6
Y5
V
DD
FBIN
V
I(1)
V
O(1,2)
I
IK
(V
I
<0)
I
OK
(V
O
<0或
V
O
＆ GT ; V
DD
)
连续输出电流
I
O
(V
O
= 0至V
DD
)
V
DD
或GND
T
英镑
T
J
连续电流
存储温度范围
结温
注意事项：
1.强调超过绝对最大额定值可能会导致
永久损坏设备。这是一个额定值只和功能的操作
该设备在这些或以上的任何其他条件，在操作指示的
本规范的部分将得不到保证。暴露在绝对最大额定值
长时间条件下可能会影响其可靠性。
2.输入和输出负电压额定值可能会超过如果输入和输出
钳式电流额定值得到遵守。
3.最大的封装功耗使用结温计算
150
°
C和750密耳的电路板走线的长度。
电容
参数
C
IN
C
O
C
L
描述
输入电容
V
I
= V
DD
或GND
输出电容
V
O
= V
DD
或GND
负载电容
分钟。
典型值。
5
6
30
马克斯。
单位
pF
pF
pF
注意：
1.未使用的输入必须保持高电平或低电平，以防止它们飘浮。
推荐工作条件
符号
V
DD
， AV
DD
T
A
电源电压
工作自由空气的温度
描述
分钟。
3
0
马克斯。
3.6
+85
单位
V
°
C
2
IDTCSP2510C
3.3V锁相环时钟驱动器
0℃至85℃温度范围
引脚说明
终奌站
名字
CLK
号
24
TYPE
I
描述
时钟输入。 CLK提供时钟信号，以通过所述CSP2510C时钟驱动器进行分配。 CLK被用来提供基准信号
到集成PLL，它产生时钟输出信号。 CLK必须有一个固定的频率，并对于PLL ，得到相固定相
锁定。一旦电路被加电和有效的CLK信号被施加到相位锁定反馈需要在PLL的稳定化时间
信号到它的参考信号。
FBIN
G
FBOUT
Y (0:9)
13
11
12
3, 4, 5, 8, 9,
15, 16, 17,
20, 21
AV
DD
AGND
V
DD
GND
23
1
动力
地
模拟电源。 AV
DD
提供了用于模拟电路的功率参考。此外， AV
DD
可用于绕过锁相环
用于测试目的。当AV
DD
绑在地上， PLL被旁路， CLK直接缓存到设备的输出。
模拟地。 AGND为模拟电路的接地参考。
电源
地
2 ， 10，14， 22电
6 ， 7 ， 18 ， 19地
I
I
O
O
反馈输入。 FBIN提供反馈信号到内部PLL 。 FBIN必须被硬连线到FBOUT完成了PLL 。该
集成的PLL同步的CLK和FBIN以便有名义上CLK和FBIN之间的零相位误差。
输出组启用。 G是输出使能输出Y（ 0 ：9）。当G为低电平时，输出Y（ 0 ： 9 ）禁用为逻辑低电平状态。当
G为高电平时，所有输出Y（ 0 ：9）被使能，并切换以相同的频率为时钟。
反馈输出。 FBOUT专用于外部反馈。它的开关频率为相同的频率CLK 。当从外部连接到
FBIN ， FBOUT完成PLL的反馈环路。
时钟输出。这些输出提供CLK的低偏移的副本。输出组Y （0 ：9）通过对G输入被使能。这些输出可以
通过去断言对G控制输入禁用为逻辑低电平状态。
静态函数表
（ AV
DD
= 0V)
输入
G
L
L
H
H
H
CLK
L
H
H
L
运行
Y (0:9)
L
L
H
L
运行
输出
FBOUT
L
H
H
L
运行
动态功能表
（ AV
DD
= 3.3V)
输入
G
X
L
L
H
H
CLK
L
运行
H
运行
H
Y (0:9)
L
L
L
运行
相CLK
H
输出
FBOUT
L
运行
相CLK
H
运行
相CLK
H
3
IDTCSP2510C
3.3V锁相环时钟驱动器
0℃至85℃温度范围
直流电气过工作自由空气的温度特性
TURE系列
(1)
符号
V
IK
V
IH
V
IL
V
OH
描述
输入钳位电压
输入高电平
输入低电平
I
OH
= -100A
高电平输出电压
I
OH
= -12mA
I
OH
= -6mA
I
OL
= 100A
V
OL
I
I
I
DD
I
DD
C
PD
I
DDA
(3)
测试条件
I
I
= -18mA
V
DD
3V
分钟。马克斯。
3V
3V
分钟。马克斯。
3V
3V
3.6V
3.6V
3.3V至3.6V
3.6V
AV
DD
= 3.3V
分钟。
2
V
DD
– 0.2
2.1
2.4
典型值。
(2)
马克斯。
– 1.2
0.8
0.2
0.8
0.55
±5
10
500
14
单位
V
V
V
V
10
10
低电平输出电压
输入电流
电源电流
改变电源电流
功率耗散电容
AV
DD
电源电流
I
OL
= 12毫安
I
OL
= 6毫安
V
I
= V
DD
或GND
V
I
= V
DD
或GND ， AV
DD
= GND ，
I
O
= 0 ，输出：低或高
一个输入在V
DD
- 0.6V ，其他输入在V
DD
或GND
V
A
A
A
pF
mA
注意事项：
1.对于工业设备，工作自由空气的温度= -40 ° C至+ 85°C 。
2.如图闵条件。或最大，使用推荐的工作条件下，指定相应的值。
3.我
DD
AV的
DD
见典型特征。
时序要求的电源电压工作范围和
工作自由空气的温度
(1)
分钟。
时钟频率
f
时钟
输入时钟的占空比
稳定时间
(2)
25
40%
马克斯。
140
60%
1
ms
单位
兆赫
注意事项：
1.对于工业设备，工作自由空气的温度= -40 ° C至+ 85°C 。
2.以获得其反馈信号的相位锁定到它的参考信号所需要的集成PLL电路的时间。为获得相位锁定于一个固定频率，固定相
参考信号必须存在于CLK 。直到获得相位锁定，规格为传播延迟，倾斜和抖动参数的开关特性给出
表不适用。
4
IDTCSP2510C
3.3V锁相环时钟驱动器
0℃至85℃温度范围
开关特性对供应经营范围
电压和工作自由的空气温度，C
L
= 30pF的
(1)
V
DD
= 3.3V ± 0.3V
参数
(2)
t
相
错误
t
相
错误 - 抖动
(3)
t
SK （ O）
(4)
抖动（周期循环）
（峰 - 峰值）
占空比参考
(5)
t
R
t
F
CLK = 133MHz的
任何Y或FBOUT
任何Y或FBOUT
任何Y或FBOUT
45
0.8
0.8
从（输入）
100MHz的< CLK ↑ < 133MHz的
CLK ↑ = 133MHz的
任何Y（ 133MHz的）
CLK = 133MHz的
到（输出）
FBIN ↑
FBIN ↑
和y
任何Y或FBOUT
分钟。
– 150
– 50
典型值。
马克斯。
150
50
150
75
55
2.1
2.7
单位
ps
ps
ps
ps
%
ns
ns
– 75
注意事项：
1.对于工业设备，工作自由空气的温度= -40 ° C至+ 85°C 。见参数测量信息。
2.规范在此表中的参数仅适用后的任何合适的稳定时间后。
3.相位误差不包括抖动。
4.吨
SK （ O）
规范仅适用于所有输出的负载相等。
5.见典型特征。
5
IDTCSP2510C
3.3V锁相环时钟驱动器
0℃至85℃温度范围
3.3V锁相环
时钟驱动器
零延迟缓冲器
产品特点：
锁相环时钟分配的同步DRAM
应用
分配一个时钟输入至10输出一个银行
输出使能控制银行
外部反馈（ FBIN ）引脚用于同步
输出到时钟输入信号
所需的PLL环路稳定性无需外部RC网络
??工作电压为3.3V V
DD
TPD阶段，在133MHz的错误： < ± 150ps的
抖动（峰 - 峰值）在133MHz的： < ± 75ps @ 133MHz的
扩频兼容
工作频率为25MHz到140MHz的
采用24引脚TSSOP封装
IDTCSP2510C
应用范围：
SDRAM模块
电脑主板
工作站
该CSP2510C是一款高性能，低偏移，低抖动，相位锁定
环（PLL ）时钟驱动器。它使用一个锁相环来精确地对准，在这两个频率
和相位，反馈（ FBOUT ）输出到时钟（CLK）的输入信号。
它是专为与同步DRAM中使用而设计的。该CSP2510C
工作电压为3.3V 。
十输出一个银行提供的低偏移，低抖动CLK的副本。
输出信号的占空比被调整为50％的，独立的
占空比CLK 。该输出可以启用或通过控制禁用
摹输入。当对G输入为高电平时，输出在相位和频率切换
与CLK ;当对G输入为低时，输出被禁止的逻辑低
状态。
含锁相环与许多产品， CSP2510C不需要
外部RC网络。对于PLL的环路滤波器是包含在芯片上，
最大限度地减少了元件数量，电路板空间和成本。
因为它是基于锁相环电路，所述CSP2510C需要
稳定时间以实现反馈信号提供给相位锁
参考信号。此稳定时间是必需的，下列功率和
应用一个固定频率的，在CLK的固定相位信号，以及
下面的任何更改PLL参考或反馈信号。该PLL
可以用捆扎带AV绕过的测试目的
DD
到地面。
该CSP2510C从0 ° C至+ 85 ° C温度范围。这
设备也处于工业级温度范围（特别订购）
（ -40 ° C至+ 85°C ） 。请参阅订购信息。
描述：
功能框图
11
G
3
Y0
4
Y1
5
Y2
8
Y3
9
Y4
15
Y5
16
Y6
17
CLK
24
PLL
13
FBIN
21
AV
DD
23
12
FBOUT
Y9
20
Y8
Y7
0℃至85℃温度范围
1
c
1999
集成设备技术有限公司
IDT标志是集成设备技术，Inc.的注册商标。
2000年10月
DSC-5180/2
IDTCSP2510C
3.3V锁相环时钟驱动器
0℃至85℃温度范围
引脚配置
AGND
V
DD
Y0
Y1
Y2
GND
GND
Y3
Y4
V
DD
G
FBOUT
1
2
3
4
5
6
7
8
9
10
11
12
TSSOP
顶视图
绝对最大额定值
(1)
符号
V
DD
等级
电源电压范围
输入电压范围
电压范围应用于任何
在高或低态输出
输入钳位电流
对于终端电压
到GND （输入V
IH
2.5, V
IL
2.5)
±50
±100
- 65 + 150
+150
mA
mA
°C
°C
最大
-0.5到+4.6
-0.5到+6.5
-0.5到V
DD
+ 0.5
–50
±50
单位
V
V
V
mA
mA
24
23
22
21
20
19
18
17
16
15
14
13
CLK
AV
DD
V
DD
Y9
Y8
GND
GND
Y7
Y6
Y5
V
DD
FBIN
V
I(1)
V
O(1,2)
I
IK
(V
I
<0)
I
OK
(V
O
<0或
V
O
＆ GT ; V
DD
)
连续输出电流
I
O
(V
O
= 0至V
DD
)
V
DD
或GND
T
英镑
T
J
连续电流
存储温度范围
结温
注意事项：
1.强调超过绝对最大额定值可能会导致
永久损坏设备。这是一个额定值只和功能的操作
该设备在这些或以上的任何其他条件，在操作指示的
本规范的部分将得不到保证。暴露在绝对最大额定值
长时间条件下可能会影响其可靠性。
2.输入和输出负电压额定值可能会超过如果输入和输出
钳式电流额定值得到遵守。
3.最大的封装功耗使用结温计算
150
°
C和750密耳的电路板走线的长度。
电容
参数
C
IN
C
O
C
L
描述
输入电容
V
I
= V
DD
或GND
输出电容
V
O
= V
DD
或GND
负载电容
分钟。
典型值。
5
6
30
马克斯。
单位
pF
pF
pF
注意：
1.未使用的输入必须保持高电平或低电平，以防止它们飘浮。
推荐工作条件
符号
V
DD
， AV
DD
T
A
电源电压
工作自由空气的温度
描述
分钟。
3
0
马克斯。
3.6
+85
单位
V
°
C
2
IDTCSP2510C
3.3V锁相环时钟驱动器
0℃至85℃温度范围
引脚说明
终奌站
名字
CLK
号
24
TYPE
I
描述
时钟输入。 CLK提供时钟信号，以通过所述CSP2510C时钟驱动器进行分配。 CLK被用来提供基准信号
到集成PLL，它产生时钟输出信号。 CLK必须有一个固定的频率，并对于PLL ，得到相固定相
锁定。一旦电路被加电和有效的CLK信号被施加到相位锁定反馈需要在PLL的稳定化时间
信号到它的参考信号。
FBIN
G
FBOUT
Y (0:9)
13
11
12
3, 4, 5, 8, 9,
15, 16, 17,
20, 21
AV
DD
AGND
V
DD
GND
23
1
动力
地
模拟电源。 AV
DD
提供了用于模拟电路的功率参考。此外， AV
DD
可用于绕过锁相环
用于测试目的。当AV
DD
绑在地上， PLL被旁路， CLK直接缓存到设备的输出。
模拟地。 AGND为模拟电路的接地参考。
电源
地
2 ， 10，14， 22电
6 ， 7 ， 18 ， 19地
I
I
O
O
反馈输入。 FBIN提供反馈信号到内部PLL 。 FBIN必须被硬连线到FBOUT完成了PLL 。该
集成的PLL同步的CLK和FBIN以便有名义上CLK和FBIN之间的零相位误差。
输出组启用。 G是输出使能输出Y（ 0 ：9）。当G为低电平时，输出Y（ 0 ： 9 ）禁用为逻辑低电平状态。当
G为高电平时，所有输出Y（ 0 ：9）被使能，并切换以相同的频率为时钟。
反馈输出。 FBOUT专用于外部反馈。它的开关频率为相同的频率CLK 。当从外部连接到
FBIN ， FBOUT完成PLL的反馈环路。
时钟输出。这些输出提供CLK的低偏移的副本。输出组Y （0 ：9）通过对G输入被使能。这些输出可以
通过去断言对G控制输入禁用为逻辑低电平状态。
静态函数表
（ AV
DD
= 0V)
输入
G
L
L
H
H
H
CLK
L
H
H
L
运行
Y (0:9)
L
L
H
L
运行
输出
FBOUT
L
H
H
L
运行
动态功能表
（ AV
DD
= 3.3V)
输入
G
X
L
L
H
H
CLK
L
运行
H
运行
H
Y (0:9)
L
L
L
运行
相CLK
H
输出
FBOUT
L
运行
相CLK
H
运行
相CLK
H
3
IDTCSP2510C
3.3V锁相环时钟驱动器
0℃至85℃温度范围
直流电气过工作自由空气的温度特性
TURE系列
(1)
符号
V
IK
V
IH
V
IL
V
OH
描述
输入钳位电压
输入高电平
输入低电平
I
OH
= -100A
高电平输出电压
I
OH
= -12mA
I
OH
= -6mA
I
OL
= 100A
V
OL
I
I
I
DD
I
DD
C
PD
I
DDA
(3)
测试条件
I
I
= -18mA
V
DD
3V
分钟。马克斯。
3V
3V
分钟。马克斯。
3V
3V
3.6V
3.6V
3.3V至3.6V
3.6V
AV
DD
= 3.3V
分钟。
2
V
DD
– 0.2
2.1
2.4
典型值。
(2)
马克斯。
– 1.2
0.8
0.2
0.8
0.55
±5
10
500
14
单位
V
V
V
V
10
10
低电平输出电压
输入电流
电源电流
改变电源电流
功率耗散电容
AV
DD
电源电流
I
OL
= 12毫安
I
OL
= 6毫安
V
I
= V
DD
或GND
V
I
= V
DD
或GND ， AV
DD
= GND ，
I
O
= 0 ，输出：低或高
一个输入在V
DD
- 0.6V ，其他输入在V
DD
或GND
V
A
A
A
pF
mA
注意事项：
1.对于工业设备，工作自由空气的温度= -40 ° C至+ 85°C 。
2.如图闵条件。或最大，使用推荐的工作条件下，指定相应的值。
3.我
DD
AV的
DD
见典型特征。
时序要求的电源电压工作范围和
工作自由空气的温度
(1)
分钟。
时钟频率
f
时钟
输入时钟的占空比
稳定时间
(2)
25
40%
马克斯。
140
60%
1
ms
单位
兆赫
注意事项：
1.对于工业设备，工作自由空气的温度= -40 ° C至+ 85°C 。
2.以获得其反馈信号的相位锁定到它的参考信号所需要的集成PLL电路的时间。为获得相位锁定于一个固定频率，固定相
参考信号必须存在于CLK 。直到获得相位锁定，规格为传播延迟，倾斜和抖动参数的开关特性给出
表不适用。
4
IDTCSP2510C
3.3V锁相环时钟驱动器
0℃至85℃温度范围
开关特性对供应经营范围
电压和工作自由的空气温度，C
L
= 30pF的
(1)
V
DD
= 3.3V ± 0.3V
参数
(2)
t
相
错误
t
相
错误 - 抖动
(3)
t
SK （ O）
(4)
抖动（周期循环）
（峰 - 峰值）
占空比参考
(5)
t
R
t
F
CLK = 133MHz的
任何Y或FBOUT
任何Y或FBOUT
任何Y或FBOUT
45
0.8
0.8
从（输入）
100MHz的< CLK ↑ < 133MHz的
CLK ↑ = 133MHz的
任何Y（ 133MHz的）
CLK = 133MHz的
到（输出）
FBIN ↑
FBIN ↑
和y
任何Y或FBOUT
分钟。
– 150
– 50
典型值。
马克斯。
150
50
150
75
55
2.1
2.7
单位
ps
ps
ps
ps
%
ns
ns
– 75
注意事项：
1.对于工业设备，工作自由空气的温度= -40 ° C至+ 85°C 。见参数测量信息。
2.规范在此表中的参数仅适用后的任何合适的稳定时间后。
3.相位误差不包括抖动。
4.吨
SK （ O）
规范仅适用于所有输出的负载相等。
5.见典型特征。
5
QQ：2880707522 复制
