IDT7M9510 / IDT7M9514
IDT
主板全貌
该IDT7M9510 / 9514包括以下功能块：
IDT79RV4640 / IDT79RC64V474 MIPS处理器，伽利略GT- 64011的PCI
系统控制器， DRAM内存，系统胶水逻辑（ FPGA为基础） ，闪存/
EPROM和双串行通道。该IDT7M9510 / 9514 CPU子系统
旨在通过一个标准的PCI夹层接口，其目标系统
卡的形式因素。
FPGA系统
该系统的FPGA负责以下功能：处理器
初始化，复位控制，解码设备，中断屏蔽/映射。
处理器初始化
该79RV4640 / 79RC64V474需要用于启动初始化一个串行数据流
化。初始化过程由系统FPGA的处理。
IDT79RV4640处理器
该IDT79RV4640是一款高性能高性价比的MIPS处理器
针对运行在从内部频率的嵌入式应用
为100MHz到200MHz 。进一步的信息可以在79RV4640数据中找到
表，可从IDT 。
复位控制
一旦FPGA的加载时，CPU通过测序VCCOK引导，
WARMRESET ， COLDRESET线。在启动时，CPU应用MODECLOCK
到FPGA中读出的配置信息使用几个字节
MODEIN线。
有一个按钮用于复位7M9510 / 7M9514 。这是连接
通过SYSRESET信号FPGA中。此外， 2针标头是
提供用于连接到一个外部复位开关。
IDT79RC64V474处理器
该IDT79RC64V474是一款高性能高性价比的MIPS处理器
针对运行在从内部频率的嵌入式应用
的180MHz到250MHz的。进一步的信息可以在79RC64V474数据中找到
表，可从IDT 。
中断结构
该系统的FPGA实现映射了一个基本的中断控制器
各中断源向CPU中断。这也给了CPU的能力
屏蔽中断并产生PCI中断。
GT- 64011的PCI系统控制器
在GT- 64011是由伽利略科技公司系统设备的支持
该芯片提供了大部分所需的系统控制和支持功能
对于一个MIPS RV4640 / RC64V474基于CPU的系统。在GT - 64011拥有3
总线结构。这三条总线是：一个CPU总线接口，一个PCI总线
接口和存储器/设备总线接口。除了对GT- 64011中包含
DRAM控制器和DMA控制器。进一步的信息可参见
在GT- 64011数据表，可从伽利略技术。
PCI接口
在GT- 64011包括一个全功能的主机PCI桥接器，可运行
无论是作为目标或启动。以提高性能的桥含有96
贴写字节，读预取缓冲器。
在GT- 64011启动PCI周期，当CPU或DMA引擎
产生一个总线周期至PCI地址空间。这些周期可以是
内存，中断确认，特殊， I / O ，或配置周期。 CON-
配置寄存器可以从主总线或PCI总线来访问。
在GT- 64011包括一个全功能的DRAM控制器，并生成所有
用于DRAM SIMM的控制信号。
进一步的信息可以发现，在GT- 64011数据表中，
从伽利略技术。
DRAM
主存储器是用一个标准的72位DRAM的实现
SIMM提供一个32位的路径存储器。
主存储器被设计成支持的DRAM中的一个或两个存储体而
依赖于所使用的SIMM的类型。一个银行的支持时，
单一银行的DRAM SIMM的使用（例如，1M ×32） ，和两个存储体是
当双岸DRAM SIMM用于支持（例如， 2M ×32） 。该
设计可以使用任何标准的DRAM SIMM包含4MB （ 1M ×32 ） ， 8MB
（ 2M ×32 ） ， 16 MB （ 4M ×32 ）或32MB （ 8M ×32 ） ， 64MB （ 16M ×32 ）或128MB
（ 32M ×32 ）使该7M9510 / 7M9514有最多128MB的
的存储器。 60ns的内存建议。该内存配置
灵活的现场升级。
PC16552双串行端口控制器
该PC16552D是双通用异步接收器/发射器。
每个独立的信道是软件与PC16550D兼容。进一步
信息可以在PC16552D数据表可以发现，从国家
半导体。
引导EPROM
引导EPROM的是一个标准的512K ×8的EPROM ，其保持引导
代码，调试监控和上电诊断。 （套接字支持Flash
芯片开发）
看门狗定时器
看门狗定时器产生的一个不可屏蔽中断
MAX706TCSA 。它被用来控制系统复位逻辑，并提供一种
看门狗复位。更多信息可在MAX706数据表可以发现，
Maxim提供。
FL灰内存
该7M9510 / 7M9514拥有2MB的Flash船上，配置为512K
x 32.
2
1999
集成设备技术有限公司
QQ：2880707522 复制
