64位RISC微处理器
IDT79R4700
特点
真正的64位微处理器
- 64位的整数运算
- 64位浮点运算
- 64位寄存器
- 64位的虚拟地址空间
x
高性能的微处理器
- 260 Dhrystone MIPS的在200MHz
- 100峰值MFLOP / S在200MHz
- 两路组相联高速缓存
- 简单的5级流水线
x
高集成度
- 64位， 200 MHz的CPU整数
- 64位浮点单元
16KB指令高速缓存
16KB数据高速缓存
- 灵活的MMU大，全相联TLB
x
低功耗工作
- 3.3V电源，为“ RV ”的一部分
- 5V电源，为“R ”的一部分
动态电源管理
- 待机模式可降低内部功耗
x
全面的软件与40 &引脚兼容
XX
处理器系列
x
可提供179针PGA或208引脚QFP
x
可在80-200MHz ，与模式相关的位输出
时钟频率
x
64GB物理地址空间
x
处理器系列为各种嵌入式
应用
局域网交换机
路由器
- 彩色打印机
x
描述
该IDT79R4700 64位RISC微处理器软件和
引脚兼容R4
XXX
处理器家族。 64位处理
能力， R4700提供了更多的计算能力和数据
不是被传递到典型的嵌入式系统，移动带宽
32位处理器。
将R4700与IDT79R3000向上软件兼容
微处理器家族，包括IDTRISController
79R3051
,
R3052
, R3041
, R3081
以及R4640
, R4650
， RC64474 /
475
和R5000
。开发工具阵列利于迅速
发展R4700为基础的系统，允许多种客户
获得了MIPS的开放式架构理念。
框图
数据标签的
数据集
存储缓冲器
的SysAD
指令选择
写缓冲器
读缓冲器
数据集B
DBUS
IBUS
控制
标签
浮点数
注册网络文件
解包/包装机
浮点控制
DTLB物理
数据标签B
指令集
地址缓冲器
指令标签的
ITLB物理
指示标记B
指令寄存器
指令集B
AuxTag
负载定位仪
整数控制
联合TLB
整数寄存器文件
整数/地址加法器
数据TLB虚拟
浮点数
添加/子/ CVT / DIV /的Sqrt
整数除法
协处理器0
DVA
移位/存储定位仪
逻辑单元
PC增量
浮点/整数
乘
锁相环，时钟
系统/内存
控制
IVA
科加法
指令TLB虚拟
程序计数器
IDT标志为注册商标， RC32134 ， RC32364 ， RC64145 ， RC64474 ， RC64475 ， RC4650 ， RC4640 ， RC4600 ， RC4700 RC3081 ， RC3052 ， RC3051 ， RC3041 ， RISController和RISCore是与贸易
集成设备技术，Inc.的商标
1 25
2001年集成设备技术有限公司
2001年4月10日
DSC 9096
IDT79R4700
该数据手册提供的R4700的CPU功能的概述
和建筑。此处理器的更详细的描述是
在所提供的
IDT79R4700 RISC处理器硬件用户手册，
可从集成设备技术（ IDT ） 。信息
开发支持，应用笔记和配套产品
可在IDT网站
www.idt.com
或通过当地IDT
销售代表。
注意：
在本数据手册及其他资料IDT此
装置中， R4700表示一个5V的一部分; RV4700指定减少
电压（3V）的一部分;与RC4700反映要么。
资源依赖关系是由透明的程序员，
投保MIPS指令的实现之间输送
集架构。
MIPS的整数单元执行加载/存储体系结构与
单周期ALU操作（逻辑，移位，加，分）和autono-
谅解备忘录乘法/除法单元。注册资源包括：
x
32个通用正交整数寄存器
x
HI / LO结果寄存器，用于整数乘法/除法单元
x
程序计数器
此外，片上的浮点协处理器添加了32个浮点
寄存器和一个浮点控制/状态寄存器。
注册网络文件
在R4700具有32个通用寄存器（图2中示出）。
这些寄存器用于标量整数运算和地址
计算。该寄存器文件包含两个读端口和一个写
端口和被完全旁路，以尽量减少在流水线操作的等待时间。
通用寄存器
63
0
0
r1
r2
r29
r30
r31
乘法/除法寄存器
63
HI
63
LO
程序计数器
0
PC
0
0
PageMask
5*
EntryH我
10*
47
EntryLo0
2*
EntryLo1
3*
3*
'mount
9*
状态
12*
EPC
14*
指数
0*
ontext
4*
BadVAddr
8*
PRID
15*
金山我
29*
EC
26*
玉米价格调整汇率
11*
原因
13*
值的ErrorEPC
30*
XC ontext
20*
LLAddr
17*
CONFIG
16*
TAGLO
28*
CacheErr
27*
TLB
随机
1*
有线
6*
0
（项保护
从TLBW R）
*登记号
63
图1中的RC4700 CPO寄存器
硬件概述
该RC4700系列处理器带来了融合的高层次
专为高性能计算。在R4700的关键要素
下面简要地描述。每一个更详细的说明
子系统是在用户手册。
管道
在RC4700使用一个简单的5级流水线，类似于管道
在IDT79R32364结构实现。这条管线的简单
允许RC4700为比超级标量较低的成本和较低的功率
或超流水线处理器。流水线阶段如图
3第3页。
整数执行引擎
在R4700实现了MIPS- III指令集架构和
与上一代运行的应用程序向上兼容
件。
实施的MIPS -III架构提供64位操作
系统蒸发散，更好的代码密度，更高的多处理支持，改进
在操作系统中常用的代码序列的性能
内核和更快的执行浮点密集型应用。所有
图2 R4700 CPU寄存器
ALU
在RC4700 ALU由整数加法器和逻辑单元的。该
加法器进行地址计算，除算术运算，
和逻辑单元执行的所有逻辑和移位操作。每个这些
单元被高度优化，并且可以在一个单一的用户喉─执行操作
线周期。
整数乘法/除法
要执行整数乘法和除法运算时， RC4700用途
浮点单元。该操作的结果被放置在
HI
和
LO
寄存器。这些值然后可传送到通用
使用MFHI / MFLO指令的目的寄存器文件。为了防止
2 25
2001年4月10日
IDT79R4700
发生互锁或失速，处理器所需数量的
内部时钟周期必须是整数乘法或除法和之间发生
随后MFHI或MFLO操作。
手术
MULT
DIV
32-bit
6-9
42
64-bit
7 - 10
74
手术
添加
子
MUL
DIV
单身
精确
4
4
4
32
31
3
4
6
1
1
1
2
1
双
精确
4
4
5
61
60
3
4
6
1
1
1
2
1
浮点协处理器
该RC4700采用了完整的浮点的协处理器
芯片，并包括一个浮点寄存器文件和执行单元。该
浮点协处理器构成的整数“无缝”接口
单元，解码和与整数单元并行执行指令。
浮点单元
该RC4700浮点执行单元支持单，双
精度运算，如在IEEE标准754指令的执行指定
化单元被分离成一个乘法单元和一个组合的加载/转换/
除法/平方根单位。乘法的重叠和加法/减法是
支持。乘法器部分流水线，允许一个新的乘法来
开始每四个周期。
该RC4700保持在充分精确的浮点异常
同时允许重叠和流水线作业。精确异常
是非常重要的关键任务环境和高度
理想的调试在任何环境中。
浮点单元操作的集合，包括浮点加法，
固定点之间的加，减，乘，除，开方，转换
和浮点格式，其中浮点格式的转换和
浮点比较。这些操作符合IEEE斯坦
准754 。
表1列出了一些的浮点指令的延迟在
内部处理器周期。请注意，乘法是流水线，使得
新的乘法可以启动每隔4流水线周期
浮点通用寄存器文件
浮点寄存器堆是由32个64位寄存器
字符。随着LDC1和SDC1指令浮点运算单元可以
取64位宽的数据高速缓存的优点，并发出一个协处理器
加载或存储在每个周期双字指令。
浮点控制寄存器空间包含两个寄存器： 1
用于确定所述copro-配置和版本信息
处理器和一个用于控制和状态信息。这些主要是
参与诊断软件，异常处理，保存状态和
恢复和舍入模式的控制。
SQRT
CMP
FIX
FL燕麦
ABS
MOV
负
LWC1 ， LDC1
SWC1 ， SDC1
表1 RC4700指令延迟
系统控制协处理器（ CP0）
系统控制协处理器的MIPS体系结构是受访
sible虚拟内存子系统，异常控制系统
和处理器的诊断能力。在MIPS architec-
TURE ，系统控制协处理器（这样的内核软件）是
实现有关。
系统控制协处理器寄存器
该RC4700采用了所有的系统控制协处理器（ CP0 ）
寄存器，片上。这些寄存器（第2页图1中示出）
提供路径，通过该虚拟存储器系统的页面
映射进行检查和修改，异常处理，其运作
阿婷模式控制（内核与用户模式，中断使能或
残疾人，缓存功能） 。另外，为了在高速缓冲存储器诊断测试帮助
和辅助数据的错误检测，在RC4700包括寄存器
实施实时循环计数设备。
虚拟地址到物理地址的映射
要建立一个安全的环境，让用户处理时， RC4700
为用户提供，监事和内核的虚拟寻址方式，
提供给系统软件的。在状态位决定哪些
虚拟寻址模式被使用。
而在用户模式下， RC4700提供了一个单一的，统一的虚拟
256GB的（ 2GB为32位地址模式）的地址空间。如果能操作
阿婷在内核模式中，四个不同的虚拟地址空间，共计
1024GB （ 4GB的32位地址模式） -are同时可
并通过将虚拟地址的高序位是有区别的。
4 25
2001年4月10日
IDT79R4700
在RC4700处理器还支持管理程序模式，其中
虚拟地址空间是256.5GB （ 2.5GB的32位地址模式） ，
划分为被基于所述的高序位三个区域
虚拟地址。如果RC4700被配置为64位的虚拟地址，
虚拟地址空间的布局是一个向上兼容扩展
32位的虚拟地址空间的布局。图4第5页显示
对于32位虚拟地址的操作的地址空间布局。
映射可以被锁定到TLB和避免被随机
取代。这有利于实时系统的设计中，通过使
准确地访问关键软件。
联合TLB中还包含的信息来控制缓存相干
ency协议的每一页。具体来说，每个页面都有属性位
判断一致性算法是否未缓存，非相干
回写，非相干写通的写分配或非相干
直写不写分配。非相干写回通常
用于在RC4700代码和数据;但是，基于硬件的
不支持高速缓存一致性。
0xFFFFFFFF
0xE0000000
0xDFFFFFFF
内核虚拟地址空间
(kseg3)
映射， 0.5GB
管理虚拟地址空间
（ SSEG ）
映射， 0.5GB
未缓存的内核物理地址空间
(kseg1)
映射， 0.5GB
缓存内核物理地址空间
(kseg0)
映射， 0.5GB
0x80000000
0x7FFFFFF
存储器管理单元（ MMU ）
该存储器管理单元控制所述虚拟存储器系统
页面映射。它包括一个指令地址转换缓冲器的
（在ITLB ） ，数据地址转换缓冲（在DTLB ） ，联合TLB （中
用于虚拟存储器映射JTLB ）和协处理器的寄存器
子系统。
指令TLB （ ITLB ）
该RC4700还采用了双项指令TLB 。每
项映射一个4KB的页面。该指令TLB通过提高性能
允许指令地址的转换发生在与数据并行
地址转换。当一个小姐发生在指令地址
翻译，最近最少使用ITLB条目从JTLB填补。
在ITLB的操作是对用户不可见。
数据TLB （ DTLB ）
该RC4700还采用了四条目数据TLB 。每个条目
映射一个4KB的页面。数据TLB允许提高性能
数据地址转换发生在指令地址并行
翻译。当一个小姐发生在一个数据地址转换，在DTLB
从JTLB被充满。在DTLB笔芯是伪LRU ：最近最少
最近最少使用的半二手条目被充满。的操作
DTLB是对用户不可见。
联合TLB （ JTLB ）
对于快速虚拟地址到物理地址的解码，在RC4700采用了
这96个虚拟页面映射到它们的对大，全相联TLB
应的物理地址。该TLB组织为48对偶的
奇数项和映射虚拟地址和地址空间标识符成
大，64GB的物理地址空间。
提供了两种机制来帮助控制量
映射空间和各种存储器中的替换特征
地区。首先，页面大小可以被配置，以每个条目的基础上，向
映射4KB的页大小为16MB （在4的倍数） 。一个CP0寄存器
装载有映射的页大小，并且该大小被输入到
TLB当一个新的条目被写入。因此，操作系统可以提供
专用地图;例如，一个典型的帧缓冲器可以是
只用一个TLB入口的内存映射。
第二机构控制所述替换算法中，当一个
TLB缺失发生。在RC4700提供一个随机替换algo-
rithm选择一个TLB条目要被写入一个新的映射;不过，
该处理器提供了一种机制，使系统特定号码
0xC0000000
0xBFFFFFFF
0xA0000000
0x9FFFFFFF
用户虚拟地址空间
（ USEG ）
映射， 2.0GB
0x00000000
图4内核模式的虚拟寻址（ 32位模式）
高速缓存存储器
为了使RC4700的高性能管道全和操作
有效的RC4700采用片上指令和数据缓存
可在单个处理器周期来访问。每个缓存都有
自己的64位的数据路径，并且可以并行地被访问。
指令缓存
在RC4700采用了双向组相联的片上的指令
化缓存。这无形中索引，物理标记高速缓存是16KB的
大小，保护与字奇偶校验。
5 25
2001年4月10日
64位RISC微处理器
IDT79R4700
特点
真正的64位微处理器
- 64位的整数运算
- 64位浮点运算
- 64位寄存器
- 64位的虚拟地址空间
x
高性能的微处理器
- 260 Dhrystone MIPS的在200MHz
- 100峰值MFLOP / S在200MHz
- 两路组相联高速缓存
- 简单的5级流水线
x
高集成度
- 64位， 200 MHz的CPU整数
- 64位浮点单元
16KB指令高速缓存
16KB数据高速缓存
- 灵活的MMU大，全相联TLB
x
低功耗工作
- 3.3V电源，为“ RV ”的一部分
- 5V电源，为“R ”的一部分
动态电源管理
- 待机模式可降低内部功耗
x
全面的软件与40 &引脚兼容
XX
处理器系列
x
可提供179针PGA或208引脚QFP
x
可在80-200MHz ，与模式相关的位输出
时钟频率
x
64GB物理地址空间
x
处理器系列为各种嵌入式
应用
局域网交换机
路由器
- 彩色打印机
x
描述
该IDT79R4700 64位RISC微处理器软件和
引脚兼容R4
XXX
处理器家族。 64位处理
能力， R4700提供了更多的计算能力和数据
不是被传递到典型的嵌入式系统，移动带宽
32位处理器。
将R4700与IDT79R3000向上软件兼容
微处理器家族，包括IDTRISController
79R3051
,
R3052
, R3041
, R3081
以及R4640
, R4650
， RC64474 /
475
和R5000
。开发工具阵列利于迅速
发展R4700为基础的系统，允许多种客户
获得了MIPS的开放式架构理念。
框图
数据标签的
数据集
存储缓冲器
的SysAD
指令选择
写缓冲器
读缓冲器
数据集B
DBUS
IBUS
控制
标签
浮点数
注册网络文件
解包/包装机
浮点控制
DTLB物理
数据标签B
指令集
地址缓冲器
指令标签的
ITLB物理
指示标记B
指令寄存器
指令集B
AuxTag
负载定位仪
整数控制
联合TLB
整数寄存器文件
整数/地址加法器
数据TLB虚拟
浮点数
添加/子/ CVT / DIV /的Sqrt
整数除法
协处理器0
DVA
移位/存储定位仪
逻辑单元
PC增量
浮点/整数
乘
锁相环，时钟
系统/内存
控制
IVA
科加法
指令TLB虚拟
程序计数器
IDT标志为注册商标， RC32134 ， RC32364 ， RC64145 ， RC64474 ， RC64475 ， RC4650 ， RC4640 ， RC4600 ， RC4700 RC3081 ， RC3052 ， RC3051 ， RC3041 ， RISController和RISCore是与贸易
集成设备技术，Inc.的商标
1 25
2001年集成设备技术有限公司
2001年4月10日
DSC 9096
IDT79R4700
该数据手册提供的R4700的CPU功能的概述
和建筑。此处理器的更详细的描述是
在所提供的
IDT79R4700 RISC处理器硬件用户手册，
可从集成设备技术（ IDT ） 。信息
开发支持，应用笔记和配套产品
可在IDT网站
www.idt.com
或通过当地IDT
销售代表。
注意：
在本数据手册及其他资料IDT此
装置中， R4700表示一个5V的一部分; RV4700指定减少
电压（3V）的一部分;与RC4700反映要么。
资源依赖关系是由透明的程序员，
投保MIPS指令的实现之间输送
集架构。
MIPS的整数单元执行加载/存储体系结构与
单周期ALU操作（逻辑，移位，加，分）和autono-
谅解备忘录乘法/除法单元。注册资源包括：
x
32个通用正交整数寄存器
x
HI / LO结果寄存器，用于整数乘法/除法单元
x
程序计数器
此外，片上的浮点协处理器添加了32个浮点
寄存器和一个浮点控制/状态寄存器。
注册网络文件
在R4700具有32个通用寄存器（图2中示出）。
这些寄存器用于标量整数运算和地址
计算。该寄存器文件包含两个读端口和一个写
端口和被完全旁路，以尽量减少在流水线操作的等待时间。
通用寄存器
63
0
0
r1
r2
r29
r30
r31
乘法/除法寄存器
63
HI
63
LO
程序计数器
0
PC
0
0
PageMask
5*
EntryH我
10*
47
EntryLo0
2*
EntryLo1
3*
3*
'mount
9*
状态
12*
EPC
14*
指数
0*
ontext
4*
BadVAddr
8*
PRID
15*
金山我
29*
EC
26*
玉米价格调整汇率
11*
原因
13*
值的ErrorEPC
30*
XC ontext
20*
LLAddr
17*
CONFIG
16*
TAGLO
28*
CacheErr
27*
TLB
随机
1*
有线
6*
0
（项保护
从TLBW R）
*登记号
63
图1中的RC4700 CPO寄存器
硬件概述
该RC4700系列处理器带来了融合的高层次
专为高性能计算。在R4700的关键要素
下面简要地描述。每一个更详细的说明
子系统是在用户手册。
管道
在RC4700使用一个简单的5级流水线，类似于管道
在IDT79R32364结构实现。这条管线的简单
允许RC4700为比超级标量较低的成本和较低的功率
或超流水线处理器。流水线阶段如图
3第3页。
整数执行引擎
在R4700实现了MIPS- III指令集架构和
与上一代运行的应用程序向上兼容
件。
实施的MIPS -III架构提供64位操作
系统蒸发散，更好的代码密度，更高的多处理支持，改进
在操作系统中常用的代码序列的性能
内核和更快的执行浮点密集型应用。所有
图2 R4700 CPU寄存器
ALU
在RC4700 ALU由整数加法器和逻辑单元的。该
加法器进行地址计算，除算术运算，
和逻辑单元执行的所有逻辑和移位操作。每个这些
单元被高度优化，并且可以在一个单一的用户喉─执行操作
线周期。
整数乘法/除法
要执行整数乘法和除法运算时， RC4700用途
浮点单元。该操作的结果被放置在
HI
和
LO
寄存器。这些值然后可传送到通用
使用MFHI / MFLO指令的目的寄存器文件。为了防止
2 25
2001年4月10日
IDT79R4700
发生互锁或失速，处理器所需数量的
内部时钟周期必须是整数乘法或除法和之间发生
随后MFHI或MFLO操作。
手术
MULT
DIV
32-bit
6-9
42
64-bit
7 - 10
74
手术
添加
子
MUL
DIV
单身
精确
4
4
4
32
31
3
4
6
1
1
1
2
1
双
精确
4
4
5
61
60
3
4
6
1
1
1
2
1
浮点协处理器
该RC4700采用了完整的浮点的协处理器
芯片，并包括一个浮点寄存器文件和执行单元。该
浮点协处理器构成的整数“无缝”接口
单元，解码和与整数单元并行执行指令。
浮点单元
该RC4700浮点执行单元支持单，双
精度运算，如在IEEE标准754指令的执行指定
化单元被分离成一个乘法单元和一个组合的加载/转换/
除法/平方根单位。乘法的重叠和加法/减法是
支持。乘法器部分流水线，允许一个新的乘法来
开始每四个周期。
该RC4700保持在充分精确的浮点异常
同时允许重叠和流水线作业。精确异常
是非常重要的关键任务环境和高度
理想的调试在任何环境中。
浮点单元操作的集合，包括浮点加法，
固定点之间的加，减，乘，除，开方，转换
和浮点格式，其中浮点格式的转换和
浮点比较。这些操作符合IEEE斯坦
准754 。
表1列出了一些的浮点指令的延迟在
内部处理器周期。请注意，乘法是流水线，使得
新的乘法可以启动每隔4流水线周期
浮点通用寄存器文件
浮点寄存器堆是由32个64位寄存器
字符。随着LDC1和SDC1指令浮点运算单元可以
取64位宽的数据高速缓存的优点，并发出一个协处理器
加载或存储在每个周期双字指令。
浮点控制寄存器空间包含两个寄存器： 1
用于确定所述copro-配置和版本信息
处理器和一个用于控制和状态信息。这些主要是
参与诊断软件，异常处理，保存状态和
恢复和舍入模式的控制。
SQRT
CMP
FIX
FL燕麦
ABS
MOV
负
LWC1 ， LDC1
SWC1 ， SDC1
表1 RC4700指令延迟
系统控制协处理器（ CP0）
系统控制协处理器的MIPS体系结构是受访
sible虚拟内存子系统，异常控制系统
和处理器的诊断能力。在MIPS architec-
TURE ，系统控制协处理器（这样的内核软件）是
实现有关。
系统控制协处理器寄存器
该RC4700采用了所有的系统控制协处理器（ CP0 ）
寄存器，片上。这些寄存器（第2页图1中示出）
提供路径，通过该虚拟存储器系统的页面
映射进行检查和修改，异常处理，其运作
阿婷模式控制（内核与用户模式，中断使能或
残疾人，缓存功能） 。另外，为了在高速缓冲存储器诊断测试帮助
和辅助数据的错误检测，在RC4700包括寄存器
实施实时循环计数设备。
虚拟地址到物理地址的映射
要建立一个安全的环境，让用户处理时， RC4700
为用户提供，监事和内核的虚拟寻址方式，
提供给系统软件的。在状态位决定哪些
虚拟寻址模式被使用。
而在用户模式下， RC4700提供了一个单一的，统一的虚拟
256GB的（ 2GB为32位地址模式）的地址空间。如果能操作
阿婷在内核模式中，四个不同的虚拟地址空间，共计
1024GB （ 4GB的32位地址模式） -are同时可
并通过将虚拟地址的高序位是有区别的。
4 25
2001年4月10日
IDT79R4700
在RC4700处理器还支持管理程序模式，其中
虚拟地址空间是256.5GB （ 2.5GB的32位地址模式） ，
划分为被基于所述的高序位三个区域
虚拟地址。如果RC4700被配置为64位的虚拟地址，
虚拟地址空间的布局是一个向上兼容扩展
32位的虚拟地址空间的布局。图4第5页显示
对于32位虚拟地址的操作的地址空间布局。
映射可以被锁定到TLB和避免被随机
取代。这有利于实时系统的设计中，通过使
准确地访问关键软件。
联合TLB中还包含的信息来控制缓存相干
ency协议的每一页。具体来说，每个页面都有属性位
判断一致性算法是否未缓存，非相干
回写，非相干写通的写分配或非相干
直写不写分配。非相干写回通常
用于在RC4700代码和数据;但是，基于硬件的
不支持高速缓存一致性。
0xFFFFFFFF
0xE0000000
0xDFFFFFFF
内核虚拟地址空间
(kseg3)
映射， 0.5GB
管理虚拟地址空间
（ SSEG ）
映射， 0.5GB
未缓存的内核物理地址空间
(kseg1)
映射， 0.5GB
缓存内核物理地址空间
(kseg0)
映射， 0.5GB
0x80000000
0x7FFFFFF
存储器管理单元（ MMU ）
该存储器管理单元控制所述虚拟存储器系统
页面映射。它包括一个指令地址转换缓冲器的
（在ITLB ） ，数据地址转换缓冲（在DTLB ） ，联合TLB （中
用于虚拟存储器映射JTLB ）和协处理器的寄存器
子系统。
指令TLB （ ITLB ）
该RC4700还采用了双项指令TLB 。每
项映射一个4KB的页面。该指令TLB通过提高性能
允许指令地址的转换发生在与数据并行
地址转换。当一个小姐发生在指令地址
翻译，最近最少使用ITLB条目从JTLB填补。
在ITLB的操作是对用户不可见。
数据TLB （ DTLB ）
该RC4700还采用了四条目数据TLB 。每个条目
映射一个4KB的页面。数据TLB允许提高性能
数据地址转换发生在指令地址并行
翻译。当一个小姐发生在一个数据地址转换，在DTLB
从JTLB被充满。在DTLB笔芯是伪LRU ：最近最少
最近最少使用的半二手条目被充满。的操作
DTLB是对用户不可见。
联合TLB （ JTLB ）
对于快速虚拟地址到物理地址的解码，在RC4700采用了
这96个虚拟页面映射到它们的对大，全相联TLB
应的物理地址。该TLB组织为48对偶的
奇数项和映射虚拟地址和地址空间标识符成
大，64GB的物理地址空间。
提供了两种机制来帮助控制量
映射空间和各种存储器中的替换特征
地区。首先，页面大小可以被配置，以每个条目的基础上，向
映射4KB的页大小为16MB （在4的倍数） 。一个CP0寄存器
装载有映射的页大小，并且该大小被输入到
TLB当一个新的条目被写入。因此，操作系统可以提供
专用地图;例如，一个典型的帧缓冲器可以是
只用一个TLB入口的内存映射。
第二机构控制所述替换算法中，当一个
TLB缺失发生。在RC4700提供一个随机替换algo-
rithm选择一个TLB条目要被写入一个新的映射;不过，
该处理器提供了一种机制，使系统特定号码
0xC0000000
0xBFFFFFFF
0xA0000000
0x9FFFFFFF
用户虚拟地址空间
（ USEG ）
映射， 2.0GB
0x00000000
图4内核模式的虚拟寻址（ 32位模式）
高速缓存存储器
为了使RC4700的高性能管道全和操作
有效的RC4700采用片上指令和数据缓存
可在单个处理器周期来访问。每个缓存都有
自己的64位的数据路径，并且可以并行地被访问。
指令缓存
在RC4700采用了双向组相联的片上的指令
化缓存。这无形中索引，物理标记高速缓存是16KB的
大小，保护与字奇偶校验。
5 25
2001年4月10日
QQ：2881677436 复制
