低成本64位
RISController
W / DSP功能
) HDWXUHV
) HDWXUHV
x
x
IDT79RC4650
高性能嵌入式64位微处理器
- 64位的整数运算
- 64位寄存器
- 为100MHz , 133MHz的, 150MHz的, 180MHz的, 200MHz的和267MHz
工作频率
x
高性能的DSP功能
- 1.335亿整数乘法累加运算/秒@
267兆赫
x
高性能的微处理器
- 133.5 M MUL-添加/秒,在267MHz
- 89 MFL0P /秒为250MHz
- >640,000的Dhrystone ( 2.1 )在267MHz /秒的能力
( 352 Dhrystone MIPS的)
x
高集成度
- 64位, 267 MHz的CPU整数
- 8KB指令缓存; 8KB数据缓存
- 整数乘法单元133.5M MUL-添加/秒
x
低功耗工作
- 主动电源管理权力下不活动的单位
·待机模式
x
向上软件与IDT RISController兼容
家庭
大型,高效的片上高速缓存
- 独立的8KB指令和8KB数据缓存
- 从内部缓存超过3200MB / s的带宽
- 2 - 集联
- 回写式和直写式支持
- 缓存锁,以方便确定性响应
x
公交车与RC4000系列兼容
- 系统接口提供的带宽高达1000 MB / S
- 直接连接到32位宽或64位宽系统
- 同步至外部参考时钟为多主
手术
- 插座与IDT RC64475和RC64575兼容
x
改进的实时支持
- 快速中断解码
可选缓存锁定
x
注意: “R”指的是5V份; “RV”是指3.3V份; “RC”
同时指
% ORFN # ' LDJUDP
352 M IP第64位C P U被
64位寄存器文件
在控制 oprocessor系统C
A D裙陈德良slation /
疼一ttribu德 ONTROL
89M F左O·P的罪GLE -P recision F PA
FP寄存器文件
P IP艾琳式C O 4 N卓升
载入出厂校准器
S撕ligner
逻辑单位犬
IGH -执行的CE
以整数形式M ü ltiply
除了M上的AGEM连接吨
F ü nctions
P IP 林式C O 4 N卓升
64 -B是广告明镜
P ACK /加利包
在fp一个DD / S UB / C VT /
IV / S QRT
FP M ultiply
ONTROL B US
ATA部总
Instru ction部总
Instru ction é阿赫
S等一
(可锁定)
在STRU多人回放℃的车
套装B
3 2 - / 6 4 -b它
S y时N c个H反渗透 IZE
S y时STE米之三前言
ATA é阿赫
S等一
(带锁)
数据缓存
套装B
IDT标志为注册商标, ORION , RC4600 , RC4650 , RV4650 , RC4700 , RC3081 , RC3052 , RC3051 , RC3041 , RISController和RISCore是为Integrated Device Technology , Inc.的商标。
1 25
2000集成设备技术有限公司
2000年3月28日
DSC 3分之3149
IDT79RC4650
“ HVFULSWLRQ
该IDT79RC4650是在IDT微处理器的一个低成本构件
家庭,有针对性的各种性能要求极高的嵌入式应用
系统蒸发散。该RC4650延续了高性能的传统, IDT
通过高速管道,高带宽的高速缓存和总线接口,
64位架构,并仔细注意有效的控制。该RC4650
通过去除减少这种性能相对RC4700的成本
功能单元是不需要经常为许多嵌入式应用
阳离子,如双精度浮点运算和TLB 。
在RC4650添加相对于RC4700特征,反射其
目标应用。这些功能使系统成本降低(如,
可选的32位系统接口),以及更高的性能
某些类型的系统(如缓存锁定,提高了实时
支持整数DSP能力) 。
该RC4650支持多种嵌入式处理器为基础的
的应用,如家庭用游戏系统,多媒体功能,
网络互联设备,交换设备和打印系统。
向上软件兼容的RC3000系列,以及巴士─和
向上软件兼容与IDT RC4000 / RC5000系列,
RC4650将服务于很多相同的应用程序,但是,除
支持其他应用,如那些需要整数DSP功能
系统蒸发散。
该RC64475和RC64575处理器提供了直接的迁移路径
基于IDT的RC4650处理器的设计,通过充分和脚
插座兼容性。
该RC4650带来了64位的性能水平,降低成本的系统。
高性能是通过保留大容量片上高速缓存保留的
两路组相联,流线型的高速流水线,高
带宽, 64位执行和设施,如年初启动的数据
高速缓存未命中。这些技术的结合,以允许系统设计者
3.2GB / sec的聚合带宽, 1000 MB / s的总线带宽, 352
Dhrystone MIPS的, 89 MFLOPS ,而133.5 M乘加/秒。
该RC4650提供完整的向上应用软件
与IDT79RC32300兼容性
和IDT79RC64xxx
家庭
微处理器。开发工具阵列利于迅速
发展RC4650为基础的系统,可实现各种
客户可以利用的高性能功能优势
处理器同时保持短的时间内上市的目标。
该RC4650的64位计算能力可广泛
各种功能以前由较低的带宽和比特不限
操纵利率固有的32位架构。例如,该
RC4650可以从缓存内存的速度进行加载和存储
8个字节的每个时钟周期,一个等效的带宽加倍32
位处理器。这种能力,再加上高时钟速率的
RC4650的管道,使性能,以获得新的水平
从嵌入式系统。
该数据手册提供的功能和体系结构概述
该RC4650的CPU 。该处理器的更详细的描述是
在可用
IDT79RC4650处理器硬件用户手册,
从IDT 。在开发支持更多的信息,应用程序
阳离子指出,和配套产品也可从您的
当地IDT销售代表。
+DUGZDUH#2YHUYLHZ
该RC4650系列带来了专为高集成度
高性能计算。该RC4650的关键要素是
下面简要地描述。其中的每一个更详细的说明
是用户手册中提供的子系统。
3LSHOLQH
该RC4650采用5级流水线类似IDT79RC3000
和IDT79RC4700 。这条管线的简单性允许RC4650
为比超级标量或者更低的成本和更低的功耗超流水线
处理器。与超标量处理器,具有较大的应用
数据依赖性或需要大量的加载/存储尚可
实现性能接近处理器的峰值性能。
通用寄存器
63
0
r1
r2
r29
0
乘法/除法寄存器
63
HI ( HI累积)
63
LO (累积LO)
0
0
程序计数器
63
0
图1 CPU寄存器
32
310
PC
2 25
2000年3月28日
IDT79RC4650
, QWHJHU # ( [ HFXWLRQ # ( QJLQH
该RC4650实现了MIPS- III指令集架构
并且与该上较早运行的应用程序向上兼容
发电部分。在RC4650包括相同的增加的
在微处理器的RC4700系列中的指令集,有针对性
在改善性能和功能,同时保持二进制
与早期RC3000处理器的兼容性。
扩展导致更好的代码密度,更高的多处理
支持,改进的性能,常用的码序列
操作系统内核,并更快地执行浮点密集
应用程序。所有资源依赖关系是由透明的
程序员,投保的实现之间可移植性
MIPS指令集架构。此外, MIPS -III新规定
指令规定采取的64位架构的优势
处理器。
最后, RC4650还实现了额外的指令,
在考虑扩展到MIPS - III架构。这些指令
系统蒸发散提高乘法和乘加CPU的吞吐量,
因此,它非常适用于各式各样的成像和DSP应用。
这些扩展,它使用了MIPS科技公司分配的操作码
为此目的,通过广泛的开发工具支持。
MIPS的整数单元执行加载/存储体系结构与
单周期ALU操作(逻辑,移位,加,分)和自主
乘法/除法单元。在64位寄存器的资源包括: 32中普通
用正交整数寄存器, HI / LO结果寄存器的
整数乘法/除法单元,和程序计数器。此外,导通
芯片的浮点协处理器增加32个浮点寄存器,和一个
浮点控制/状态寄存器。
5HJLVWHU#)LOH
在RC4650具有32个通用64位寄存器。这些
寄存器用于标量整数运算和地址运算。
该寄存器文件包含两个读端口和一个写端口,完全
旁路,以尽量减少流水线中的操作延迟。图1说明
trates的RC4650寄存器文件。
$/8
在RC4650 ALU由整数加法器和逻辑单元的。该
加法器进行地址计算,除算术运算,
和逻辑单元执行的所有逻辑和移位操作。每个这些
单元被高度优化,并且可以在一个单一的用户喉─执行操作
线周期。
,QWHJHU#0XOWLSO\2'LYLGH
该RC4650采用专用的整数乘法/除法单元,优化
高速乘法和乘法累加运算。表1
显示的性能,表现在流水线时钟计算,取得
由RC4650整数乘法单元。
2SFRGH
MULT / U , MAD / U
2SHUDQG#
6L]H
16位
32位
/ DWHQF \\
3
4
3
4
6
36
68
5HSHDW
2
3
2
3
5
36
68
6WDOO
0
0
1
2
0
0
0
MUL
16位
32位
DMULT ,
DMULTU
DIV , DIVU
DDIV , DDIVU
任何
任何
任何
表1 RC4650整数乘法运算
在MIPS - III架构定义了一个乘法的结果或
除法运算都放在HI和LO寄存器。该值可以
然后转移到使用MFHI通用寄存器文件/
MFLO说明。
在RC4650增加了一个新的乘法指令, “MUL ”,它可以
指定的乘法结果绕过“罗”的寄存器和放置
紧接在主寄存器文件。通过避免直接“ MOVE-
从罗老“号时,需要使用指令”的乘法“ ,吞吐量
密集型操作增加。
由RC4650提供一个额外的增强是一个原子
“乘加”运算, MAD ,用于执行乘法累加
操作。该指令将两数相乘,并增加了产品
到的HI和LO寄存器的当前内容。此操作用于
在许多DSP算法,并允许RC4650到成本降低
系统要求的DSP和控制功能的组合。
最后,积极的实现技术功能的低延迟
随着这些流水线操作,使新的操作要
发行前,前一个已全部完成。表1还示出了
重复率(峰值发射率) ,延迟和处理器摊位号码
所需的各种操作。该RC4650执行自动
操作数的大小的检测,以确定操作数的大小,和实施
ments硬件联锁装置,以防止溢出,允许这种高性
能与简单的编程实现曼斯。
)ORDWLQJ03RLQW#&R03URFHVVRU
该RC4650采用一个完整的单精度浮点协
处理器芯片上,包括一个浮点寄存器文件和执行
单位。浮点协处理器形成一个“无缝”接口
整数单元,解码和并行执行的指令的
整数单元。
该RC4650的浮点单元直接实现单精度
浮点运算。这使得RC4650来执行功能
如图形渲染,而不需要大量的模具是或权力
消费。
在RC4650不直接实现双精度操作
系统蒸发散在RC64475发现。然而,为了保持软件的兼容性,
3 25
2000年3月28日
IDT79RC4650
该RC4650将发出一个陷阱时,双精度操作initi-
ated ,允许所请求的功能,以软件进行仿真。替代方案
本机,系统架构师可以使用的软件库仿真
双精度功能,在编译时选择,以消除
开销陷阱和仿真相关的。
)ORDWLQJ03RLQW#8QLWV
在RC4650浮点执行单元执行单精度
算法,如在IEEE标准754指定的执行单元是
分成一个独立的乘法单元和组合添加/转换/分/
平方根单位。支持乘法的重叠和加法/减法。
乘法器部分流水线,使一个新的乘法开始
每6个周期。
如在IDT79RC64475的RC4650保持充分精确
同时允许双方重叠和流水线浮点异常
操作。精确的例外是在任务crit-极其重要
iCal的环境中,如ADA,并用于调试在高度期望
任何环境。
浮点单元的操作设置包括浮点加法,
固定点之间的加,减,乘,除,开方,转换
和浮点格式,其中浮点格式的转换,并
浮点compare.These运作符合IEEE标准
不直接支持754双精度运算;尝试
执行双精度浮点运算,或直接引用
双精度寄存器,导致RC4650信号“陷阱”的
CPU ,从而实现仿真所要求的功能。表2给出了
一些在内部处理器的浮点指令的等待时间
周期。
2SHUDWLRQ
添加
子
MUL
DIV
SQRT
CMP
FIX
FL燕麦
ABS
MOV
负
LWC1
SWC1
, QVWUXFWLRQ # / DWHQF \\
4
4
8
32
31
3
4
6
1
1
1
2
1
表2浮点操作
)ORDWLQJ03RLQW#*HQHUDO#5HJLVWHU#)LOH
浮点寄存器堆是由32的32位寄存器
字符。这些寄存器被用作源或目标寄存器
单精度操作。引用这些寄存器作为64位
寄存器(如在RC64475支持)将导致一个陷阱是
发出信号。
浮点控制寄存器空间包含两个寄存器;一
用于确定所述copro-配置和版本信息
处理器和一个用于控制和状态信息。这些主要是
参与诊断软件,异常处理,保存状态和
恢复和舍入模式的控制。
6\VWHP#&RQWURO#&R03URFHVVRU#+&33,
系统控制协处理器的MIPS体系结构是受访
sible为虚拟地址到物理地址的翻译和高速缓存协议
除控制系统,以及的诊断能力
处理器。在MIPS架构中,系统控制协处理器
(因而,内核软件)是依赖于实现的。
在RC4650 ,在显著变化CP0 -相对于
RC4700 -已付诸实施。这些变化被设计为
简化存储管理,便于调试和高速实时
处理。
6\VWHP#&RQWURO#&R03URFHVVRU#5HJLVWHUV
该RC4650采用了所有的系统控制协处理器( CP0 )
寄存器在芯片上。这些寄存器提供路径,通过该
虚拟存储器系统的地址转换控制,例外
被处理的,并且工作模式控制(内核与用户模式,
中断使能或禁止,缓存功能) 。此外, RC4650
包括的寄存器来实现一个实时循环计数的设施,这
助剂在高速缓存中的诊断测试,有助于在数据的错误检测,并
有利于软件调试。或者,该定时器可被用作
操作系统基准计时器,并且可以用信号的周期性中断。
表3示出了RC4650的CP0寄存器。
1XPEHU
0
1
2
3
4-7, 10, 20-
25, 29, 31
8
9
11
12
13
1DPH
IBASE
IBound
质数据库
DBound
—
BadVAddr
算
比较
状态
原因
) XQFWLRQ
指令的地址空间基地
指令地址空间的束缚
数据地址空间基地
数据地址空间的约束
未使用
在地址异常的虚拟地址
计数每隔一个周期
产生中断时数=比较
其他控制/状态
异常/中断信息
表3 RC4650 CPO寄存器(第1页2 )
4 25
2000年3月28日
IDT79RC4650
1XPEHU
14
15
16
17
18
19
26
27
28
30
1DPH
EPC
PRID
CONFIG
CALG
IWATCH
DWatch
ECC
CacheErr
TAGLO
值的ErrorEPC
除了PC
处理器编号
高速缓存和系统属性
为八个区域512MB高速缓存属性
虚拟地址空间
指令断点的虚拟地址
数据断点的虚拟地址
用于高速缓存的诊断
缓存诊断
缓存索引
CacheError例外PC
0x80000000
0x7FFFFFF
0xA0000000
0x9FFFFFFF
缓存内核物理地址空间
(kseg0)
映射, 0.5GB
0xC0000000
0xBFFFFFFF
未缓存的内核物理地址空间
(kseg1)
映射, 0.5GB
0xFFFFFFFF
内核虚拟地址空间
(kseg2)
映射, 1.0 GB
) XQFWLRQ
内核模式地址不使用基部界限寄存器,而是
而经过一个固定的虚拟到物理地址的转换。
表3 RC4650 CPO寄存器(第2页2 )
2SHUDWLRQ#0RGHV
在RC4650支持两种操作模式:用户模式和
内核模式。通常用于异常内核模式操作
处理和操作系统的内核功能,包括CP0管理
换货并获得IO设备。在内核模式中,软件可以访问
在整个地址空间和所有的协处理器0的寄存器,并且可以
选择是否允许协处理器1访问。处理器
进入内核模式在复位时,每当一个异常被识别。
用户模式典型地用于应用程序。用户模式
访问被限制在虚拟地址空间的一个子集可以是
访问CP0功能抑制
9LUWXDO0WR03K\VLFDO#$GGUHVV#0DSSLQJ
在RC4650的4GB虚拟地址空间,如图2所示。
4GB的地址空间被分为在任一可访问的地址
内核或用户模式( KUSEG )和地址仅在内核中访问
模式( KSEG2 :0)。
在RC4650支持使用多个用户任务共享
共同的虚拟地址,但映射为单独的物理地址。
这家工厂是通过包含在“基界”的寄存器来实现
CP0.
当一个用户的虚拟地址被置位(加载,存储,或指令
取) ,在RC4650的虚拟地址与内容比较
适当的“界限”寄存器(指令或数据) 。如果虚拟地址
在“边界之内” ,相应的“基地”寄存器的值添加到
虚拟地址,以形成用于该参考的物理地址。如果
地址是不是在一定范围内,一个异常信号。
利用此功能,多个用户进程在一个单一的物理
存储器,而无需使用一个TLB中。这种类型的操作是进一步
由多个开发工具为RC4650支持,包括
实时操作系统和“位置无关的代码”。
用户虚拟地址空间
( USEG )
映射, 2.0GB
0x00000000
图2内核/用户模式的虚拟地址( 32位模式)
'HEXJ#6XSSRUW
为了便于软件调试,在RC4650增加了对“手表”寄存器
TER值到CP0 。当启用时,这些寄存器将导致CPU取
当一个“看”的地址是正确访问异常。
,QWHUUXSW#9HFWRU
该RC4650还增加了能力,加快中断异常
解码。不像RC4700 ,它利用一个单一的公共的异常
矢量所有的异常类型(包括中断)时, RC4650可
内核软件,使一个单独的异常中断向量。当
启用后,该向量位置的速度,允许中断处理
软件,以避免通用解码异常中断。
&DFKH#0HPRU\
为了使RC4650的高性能管道全和操作
有效的RC4650采用片上指令和数据缓存
即每一个都可以在单个处理器周期存取。每个缓存都有
它自己的64位的数据路径,并且可以并行地被访问。缓存
子系统提供整数和浮点单元与aggre-
超过3200 MB每秒管道时钟门控带宽
频率267MHz的。高速缓冲存储器子系统在结构上类似
该发现在RC4700 ,虽然有些变化已经imple-
mented 。表4是在RC4650中找到的高速缓存的概述。
5 25
2000年3月28日