RC64474 RC64475
特征
SIZE
组织
行大小
读单元
写入策略
行调令
吴重启
转让后：
奇偶
缓存锁定
指令
16KB
2路组
关联
32B
32-bits
na
子块顺序
对于笔芯
整条生产线
每个字
每套
16KB
数据
2路组
关联
32B
64-bits
回写，直写式
有或没有写分配
子块的顺序，对负载
按顺序，对店面
吴言
每字节
每套
A
开机时模式控制接口
基本的初始化
处理器模式。开机时间模式控制接口是一个串行接口
面，能够以非常低的频率（ MasterClock除以
256）。这个低的工作频率允许该初始化信息
被保持在一个低成本的EPROM ;可替代地， 20 - 或这样的比特可以
由系统接口ASIC或一个简单的PAL生成。在自举
时间序列数据流和配置选项列于表3中。
该
时钟界面
允许CPU能够容易地嵌合
外部参考时钟。 CPU的时钟输入是总线参考
时钟，并且可以是25至125MHz的之间。片上
相Locked-
环（PLL ）
生成管道时钟（ PClock ）通过乘法
按2,3,4,5,6,7或8个值系统接口的时钟，因为在规定的
系统复位。这允许管道时钟在一个实施
频率显著高于系统接口时钟。该
RC64474 / 475支持单数据（一至八个字节）和8个字块
转让的SysAD总线上。
该RC64474 / 475加推
写协议
那
两倍的有效写入带宽。
写补发有重复
利率每写2个周期。流水线写有每个相同的2周期
写的重复率，但WrRdy后可以增发写DE- *
断言。
选择32位或64位宽系统接口决定是否
高速缓存行块交易需要4个双字数据周期或8
单个单词的周期以及是否一个单一的数据传输，大于
4个字节，必须被分成两个较小的传输。
板级测试
在运行时模式是通过促进
完整的JTAG边界扫描设备。六针， TDI ， TDO ， TMS ， TCK ， TRST *
和JTAG32 * - 具备被纳入支持标准JTAG
界面。
系统增强
为了便于离散
SDRAM接口，
该RC64474 / 475总线
在写周期的界面增加了用一个可编程延迟
被插入的写地址和写数据之间（对于
块和非块写入） 。
总线延迟可以被定义为0至7 MasterClock周期和是
激活并通过模式控制位选择（ 17:15 ）设置
在复位初始化序列。在“000”设置提供
同样的写操作时序协议为RC4640 ， RC4650和
RC5000处理器。
表2 RC64474 / RC64475指令/数据缓存属性
系统接口
该RC64475支持一个64位的系统接口，总线相容
IBLE与RC4650和RC64575系统接口。该系统接口
面由一个64位地址/数据总线具有8个校验位和9位的
即奇偶校验保护的命令总线。
在64位操作， RC64475系统地址/数据（的SysAD ）
传输保护与8位奇偶校验总线， SysADC 。当
对于32位的操作初始化， RC64475的的SysAD可以被看作是一
由4个奇偶校验位保护的32位的复用总线。
该RC64474支持一个32位的系统接口，总线相容
IBLE与RC4640 。在32位操作，的SysAD接送
是受保护的：在一个32位的多路总线（0的SysAD 31）进行
4个奇偶校验位（ SysADC 6 ：0）。
写入外部存储器，不论是高速缓存未命中直写
背，卖场未缓存或直写地址，使用片上
写缓冲器。
写缓存器最多能容纳4个64位地址
和64位的数据对。整个缓冲区被用于数据高速缓存直写
回，并允许处理器进行与存储器并行
更新。
包括在系统界面
6握手信号：
RdRdy * ， WrRdy * ， ExtRqst * ， *释放， ValidOut *和ValidIn * ;
6间
中断输入，
AND A
单纯的计时
规范，其能够传输的
在峰值速率理想用于在处理器和存储器之间的数据
1000MB /秒。一开机时选择的选项来运行系统界面
为32位宽，使用基本上为64位的相同的协议
系统也支持。
4 25
2001年4月10日
QQ：2880707522 复制
