【RISControllerTM嵌入式32位微处理器，根据RISCore3230079RC32364特】,IC型号IDT79RC32V364-133DA,IDT79RC32V364-133DA PDF资料,IDT79RC32V364-133DA经销商,ic,电子元器件-51电子网

RISController

嵌入式32位

微处理器，根据

RISCore32300

79RC32364

特点

高性能嵌入式RISController

微处理器，基于IDT RISCore32300

32位CPU

CORE

- 基于MIPS的32位RISC架构，具有增强

- 标量5级流水线最小化分公司和负载延误

- 6600万乘法累加（ MAC ） MUL-添加/秒

@ 133MHz的

- 100和133的频率

MIPS 32（ ISA）的指令集体系结构

- MIPS IV兼容的条件移动指令

- MIPS IV超PREF （预取）指令

- 用原子乘加，乘子快速倍增

- 计数前导零/那些说明

大型，高效的片上高速缓存

- 独立的8KB指令缓存和2kB的数据缓存

2路组相联

- 回写式和直写式支持在每个页面的基础

- 可选缓存， “每行”的决议锁，以方便

确定性响应

- 同步指令和取数据在每个时钟周期，

持续率，达到了1 GB / s的带宽

灵活的RC4000兼容MMU具有32页TLB片

- 可变页面大小

- 锁定的条目数变

- 不进行地址转换的性能损失

灵活的总线接口，可实现简单，低成本的设计

- 总线接口运行在流水线速度的一小部分

- 可编程端口宽度接口（ 8位，16位， 32位内存和

I / O区）

- 可编程的总线周转时间（ BTA ）

- 支持单个数据或突发的交易

改进的实时支持

- 快速中断解码

低功耗工作

- 主动电源管理：电源关闭不活动的单位

- 典型功耗为700mW @ 133MHz的

- 待机模式<300mW

增强的JTAG接口，低成本电路内仿真

（ ICE ）

MIPS架构可确保应用软件

整个RISController系列的兼容性

嵌入式处理器

工业温度范围支持

3.3V工作电压（内核和I / O）

框图

RISCore32300

扩展MIPS 32

整数CPU核心

MMU RISCore4000兼容

系统控制

协处理器的TLB （ CPO ）

增强型JTAG （ ICE接口）

我的8kB数据缓存，

2套，可锁定

2kB的数据缓存， 2集，

可上锁，写回/直写式

时钟

GENERATION

单位

RISCore32300内部总线接口

RC32364总线接口单元

IDT标志为注册商标， ORION ， RC4650 ， RC4640 ， RV4640 ， RC4600 ， RC3081 ， RC3052 ， RC3051 ， RC3041 ， RISController和RISCore是为Integrated Device Technology ， Inc.的商标。

1 21

2000集成设备技术有限公司

*注：本文档中的信息如有更改，恕不另行通知

2000年6月20日

DSC 4510

79RC32364

概观

设备概述

针对各种性能要求极高，成本敏感

嵌入式应用中， RC32364是一种新的低功率，低成本的

集成设备技术的成员公司（ IDT ） RISController

系列嵌入式微处理器。

该RC32364带来了64位的性能水平，以较低的成本

系统。高性能，通过使用先进的实现

如大型片上两路组相联高速缓存技术，一

流线型的高速管道，高带宽和设施，如

年初重启的数据高速缓存未命中。此外，通过IDT专有的

增强基体的MIPS体系结构的处理器的perfor-

曼斯，在特定的应用，被进一步延长。

该RC32364是采用了全新的处理器家族的第一个成员

IDT专有的RISCore32300 CPU核心。该RISCore32300核心

通过高速的用户喉─延续了高性能IDT的传统

线，高带宽的高速缓存，以及服务体系结构扩展

特定市场的需求;然而， RC32364提供这些能力

在一个低成本的关系，高速32位增强型MIPS架构的核心，

让价格性能的新水平。

围绕RISCore32300的RC32364集成了一个完全RC5000

兼容的内存管理单元（ MMU ），大量的

高效的高速缓存存储器，增强的调试能力，数字信号

处理（DSP）的扩展，并且低成本的系统接口。该

得到的器件非常适合于中间范围的通信的需要

设备的xDSL设备和消费电子设备。

此外，作为与RC3000家族向上软件兼容，

该RC32364将许多相同的应用程序的服务，以及

支持应用程序需要的整数DSP功能。

MIPS IV预取操作，各种创新的提示

子域

MIPS IV兼容的条件移动指令

MAD ， MUL和MSUB指令加到整数乘法

单位

两个新的指令：计数领头的人（ CLO ）和计数

前导零（ CLZ ）

这些整数单元的增强功能相结合，使CPU以及

适用于需要高带宽的应用中，快速计算，

和/或DSP功能。

该RISCore32300寄存器文件

具有32个通用32位

了用于标量整数运算和地址calcu-寄存器

分页。该寄存器文件包含两个读端口和两个写端口

和完全旁路，以尽量减少在流水线操作的等待时间。

该RISCore32300算术逻辑单元

（ALU）组成的

整数加法器和逻辑单元。加法器进行地址计算，

除了算术运算;所述逻辑单元执行的所有逻辑

和移位操作。每个单元被高度优化，并且可以执行一个

操作在一个流水线周期。

该RC32364使用专用的

整数乘法/除法单元，

opti-

得到优化的高速乘法和乘累加运算。

表1列出了周期的重复率（峰值发射率，直到操作

可以重新发行），等待时间（周期数，直到其结果是可用的），

与许多处理器暂停（周期数，该CPU将

总是延迟管道）所需的这些操作。列出的每个率

表现在流水线时钟计算。

操作码

MULT / U ，

MAD / U

MSUB / U

MUL

操作数

SIZE

16位

32位

16位

32位

DIV ， DIVU

任何

潜伏期

重复

摊子

设备性能

RC32364的额定功率为175 Dhrystone MIPS的工作在133MHz 。内部

缓存带宽超过1.2 GB /秒，与外部总线带宽

260MB /秒。计算性能被进一步提高

器件的DSP功能，支持6600万乘法accummulate

每秒（ MAC）运算工作在133MHz 。

该RISCore32300

采用5级流水线，类似于

RISCore3000和RISCore4000处理器系列。简约

管道使处理器以实现高频率而

最大限度地减少设备的复杂性，同时降低了成本和功耗消耗

化。因为这条管线不是该慢的数据冲突敏感

下来超标量机，一个额外的好处，以这条管道的做法

是持续实际性能更接近于理论

最大性能。

该

RISCore32300整数执行单元

实现了MIPS 32

ISA 。该RISCore32300从而实现了加载/存储架构

单周期ALU操作（逻辑，移位，加，减）和autono-

谅解备忘录乘法/除法单元。该32位寄存器资源包括32

通用正交整数寄存器， HI / LO结果寄存器

对于整数乘法/除法单元，和程序计数器。

RISCore32300 CPU核心功能包括：

表1 RISCore32300整数乘法/除法单元工作频率

原有的MIPS体系结构定义了乘法的结果

或除法运算都放在HI和LO寄存器。使用

移动 - 从喜（ MFHI ）和移动 - 从-LO （ MFLO ）指令，这些

值然后可以传输到通用寄存器文件。

为增强对原始的MIPS ISA ，将RC32364 imple-

ments额外乘法指令MUL ，指定

乘法结果绕过LO寄存器并立即放入

主寄存器文件。通过避免直接MFLO指令，

当使用LO ，并支持多种目的地寄存器所需

TER值，乘法密集型操作的处理量增加。

2 21

*注：本文档中的信息如有更改，恕不另行通知

2000年6月20日

79RC32364

两个原子操作，乘加（ MAD）和乘减

（ MSUB ） -are用于执行乘法累加和乘法

减法运算。在MAD指令两个数相乘，

然后将此产品的HI和LO寄存器的当前内容。

同样， MSUB指令乘以两个操作数，然后

减去的HI和LO的产品注册。

该MAD和MSUB运算用在众多的DSP algo-

rithms并允许RC32364成本降低，要求的混合系统

DSP和控制功能。

最后，对于这些操作，激进的实现技术

具有低时延以及流水线，使发行新

前一个操作之前的操作已经完成。该

RC32364也执行自动操作数尺寸检测和实施

ments硬件联锁装置，以防止溢出，实现高性

MANCE用简单的编程。

操作模式

该RC32364支持两种操作模式：用户模式和

内核模式。用户模式是最经常使用的应用程序，

和内核模式通常用于处理异常，其运作

阿婷系统内核功能，包括CP0管理和I / O

设备访问。

处理器进入内核模式，在复位时的例外是

认可。而在内核模式中，软件可以访问整个

地址空间，以及所有的CP0寄存器。用户模式下访问

被限制在虚拟地址空间的一个子集，并且可以抑制

访问CP0功能。

虚拟地址到物理地址的映射

该RC32364的4GB虚拟地址空间被划分为地址

这是在或者内核或用户模式（ KUSEG ）和那些可访问该

仅在内核模式下访问（ KSEG2 ：0）。

在状态位决定哪些虚拟寻址模式会

被使用。而在用户模式中， RC32364提供了单一的，均匀的

为用户的程序2GB虚拟地址空间。而在操作

内核模式中，四个不同的虚拟地址空间，共计4GB，是

同时可利用的和通过的高序位是有区别

的虚拟地址。

该RC32364保留内核地址空间的一小部分

片上资源。这些资源包括那些使用的

增强型JTAG单元以及寄存器用于配置系统

总线接口。

对于快速虚拟地址到物理地址译码，该RC32364使用

全相联

转换后备缓冲器（ TLB ）

映射32

虚拟页到它们相应的物理地址。该TLB是

组织为16对尺寸的偶数/奇数项映射页的

变化从4K字节到16兆字节到4GB的物理地址空间。

以有助于控制的映射空间和均量

各个存储器区域的替换特征， RC32364

提供了两种机制。首先，页面大小可以被配置，在

每个条目的基础上，映射的4KB页大小为16MB （在4的倍数）。一

CP0寄存器被装入，然后将输入的映射的页大小

到TLB当一个新的条目被写入。因此，操作系统可以

提供特殊用途的地图;例如，一个典型的帧缓冲器可以

是内存映射只用一个TLB入口。

第二机构控制所述替换算法中，当一个

TLB缺失发生。以选择一个TLB条目被写入一个新的

映射， RC32364提供一个随机置换算法;

然而，该处理器提供了一种机制，使系统

映射的具体数目可以被锁定到TLB ，从而避免

被随意替换。这有利于实时的设计

系统，允许准确地访问关键软件。

该RC32364的TLB中还包含的信息来控制缓存

相关性协议的每一页。具体来说，每个页面都有属性

位，来确定所述一致性算法是否未缓存的，非

相干回写，或是非相干的写通没有写分配。

系统控制协处理器（ CP0 ）

在MIPS架构中，系统控制协处理器是受访

sible用于虚拟 - 物理地址转换和缓存协议

除了控制系统，并且处理器的诊断能力。

此外，系统控制协处理器（这样的内核软件）是

实现有关。

虽然RISCore32300实现了一个32位的ISA时，记忆

管理单元（ MMU）的RC32364集成建模

后MMU的发现，在64位的RC5000家族，并提供可变

页面大小，增强高速缓存写入算法的支持，一个更大的映射

虚拟地址空间的部分和一个可变数目的锁定

条目，相对于传统的32位R3000风格的MMU 。

该RC32364的转换后备缓冲器（TLB ）中含有16

条目，共32页或多达512MB的存储器映射

的时间。

即在RC32364实现的异常模式也

与该RC5000家族的一致性，包括治疗

内核模式和异常处理。

该RC32364集成了所有

系统控制协处理器（ CP0）

寄存器在芯片上。这些寄存器提供路径，通过该

虚拟存储器系统的地址转换控制，例外

进行处理，并且操作模式被选择（例如，内核与

用户模式，中断使能或禁止，和缓存功能）。

此外， RC32364包括寄存器来实现一个实时

循环盘点的设施，这有助于在高速缓存中的诊断测试，协助

数据的错误检测，并有利于软件调试。可选地，这

计时器可以用来作为操作系统基准计时器并能

信号一周期性的中断。

3 21

*注：本文档中的信息如有更改，恕不另行通知

2000年6月20日

79RC32364

这允许系统架构师根据分配的地址空间

最有效地利用总线的带宽。例如，栈数据可以是

总是访问，回写，而数据包可能是最好的

访问，写透，供以后DMA出一个I / O端口。

该RC32364高速缓存控制器工作在与这些配合

属性，使应用程序别名物理内存区域

通过多个虚拟空间。高速缓冲存储器控制器也将确保

该地址空间的，不管是所使用的数据的当前副本

当引用的将被设置，并且将进一步保证该

高速缓存被正确相对于主存储器的管理。

高速缓存存储器

为了保持RC32364的高性能全流水线和操作

有效的RC32364集成了片上指令和数据

可在单个处理器周期的每个被访问的高速缓存。每

缓存有它自己的32位数据路径，并且可以在相同的访问

管道时钟周期。

该RC32364采用了双向组关联的片

指令缓存。

这无形中索引，物理标记高速缓存

8kB的大小和奇偶性保护。因为这个缓存是几乎索引，

虚拟到物理地址的转换发生在与平行

高速缓存访问。该标签拥有一个21位的物理地址，一个有效位，锁定

位，奇偶校验位，并且FIFO更换位。

为了快速，单周期存取数据时， RC32364包括2kB的导通

芯片

数据缓存

即两路组相联以固定的16字节

（四字）管线尺寸。数据高速缓冲存储器已被保护以字节奇偶校验和

其标记保护与单奇偶校验位。这几乎是索引，

身体标记，以允许同时地址转换和数据

高速缓存访问。

该RC32364支持

缓存锁

功能的关键部分

的代码和数据到片上高速缓存，以保证快速访问。该

执行缓存锁的是“每行”的基础上，使

系统设计者提高系统高速缓存的效率。

写入外部存储器是否缓存未命中写边后卫或

商店未缓存或直写地址，使用

片上写

缓冲区。

写缓存器最多可容纳4的地址和数据的

对。整个缓冲区被用于数据高速缓存写回，并允许

所述处理器并行执行的存储器的更新。

调试支持

为了便于软件调试，该RC32364增加了一对手表寄存器的

TER值到CP0 。当启用时，这些寄存器将导致CPU取

当一个“看”的地址是正确访问异常。

此外， RC32364实现了一个增强的JTAG接口

这就要求列入显著量的调试支持

逻辑芯片上，有利于低成本的电路内仿真的发展

设备。

对于低成本的在线仿真，该RC32364提供

增强型JTAG接口。

这种接口由两种模式

操作：运行时模式和实时模式。

运行时模式提供了一个标准的JTAG接口芯片

调试和实时模式下提供了额外的状态插脚式

PCST〔 2：0] -which被结合使用JTAG引脚用于实时

在处理器内部时钟，或在任何分裂跟踪信息

管道时钟。

该RC32364实现传统RC4000模式

打断

处理。

然而，这种模式已得到增强，有利于实

时间系统。

为了加快中断异常解码，该RC32364增加了另行

率的中断向量。不像RC3000家族，它利用一个单一的

对于所有的异常类型（包括中断）共用例外向量 -

该RC32364允许内核软件，以使独立的中断

异常向量。

当启用时，该向量位置的速度由中断处理

允许软件，以避免解码从通用中断

例外情况。

系统接口

该RC32364支持一个32位的系统接口，允许CPU

接口具有较低成本的存储器系统。的主要特点

系统接口包括：

复用的地址和数据总线，地址锁存使能

（ ALE ）信号解复用的A / D总线。

支持可变端口宽度，包括引导设备。

支持多种管道系统时钟比率，与CPU的

核心频率被来自于所述输入系统时钟。

掺入DMA仲裁器，允许外部主机

控制所述外部总线。

32位

系统地址/数据（ A / D）

总线用于传送

该RC32364和系统的其他部分之间的地址和数据。

ALE信号被提供给从该总线解复用的地址。

该DATAEN *信号表示A / D总线和DT / R中的数据相*

表示数据流的方向。为* [ 3 ： 0]表示的有效字节上

总线。额外的ADDR [3：2 ]中提供了增量地址

突发传输。

要指示系统接口总线活动，该RC32364提供

周期进行中（CIP *）信号。在RD *和WR *信号指示

型周期正在进行中。和终止周期中，在

开发工具

一系列工具方便RC32364为基础的快速发展

系统，使得各种各样的客户可以利用的

处理器的高性能功能，同时维持时间短

进入市场的目标。

该RC32364集成了一个增强型JTAG调试接口。这

接口使用少量销，结合片上调试

支持逻辑，使低成本的在线仿真器的发展

对于高速的IDT处理器。

4 21

*注：本文档中的信息如有更改，恕不另行通知

2000年6月20日

79RC32364

RC32364还提供确认* ，重试*和BUSERR *信号。该装置

还提供了I / D *的信号，以指示指令或数据是否是

被传输。最后*信号被设置，以表明最后一

数据传输正在进行。

该RC32364提供了六个

外部中断信号：

INT * [ 5：0]和

一个非屏蔽中断（NMI *）信号。

共享系统接口总线，在RC32364提供BUSREQ *

和BusGnt *信号接口

外部DMA主人。

以允许

外部总线的外部主机控制， DMA仲裁器被设置。

该RC32364支持

可变宽度的总线接口，

使

CPU的操作与8位， 16位和32位宽的存储器的组合。

为了表示存储器或I / O空间的宽度被访问时，

RC32364提供两个输出信号，宽度[ 1：0] 。各种宽度

地址空间正在使用的端口宽度控制寄存器进行编程。

该RC32364的物理存储器被分成若干区域，并

每个区域的宽度可以通过使用这个寄存器进行编程。内

这些区域中，总线周转时间也可以被编程。

因此， RC32364可以简单地交配，低成本的外部

存储器子系统。大型片上高速缓存和早期重启

服务，以允许处理器来实现高性能，即使

这种低成本存储器。

该RISCore32300提供了许多相关的低收入功能

动力系统，其中包括低功耗设计，主动

电源管理

换货

和断电的操作模式。该RISCore32300是

静电设计。该RC32364支持WAIT指令是

设计的芯片的其余部分信号，即执行与时钟应

停止，空闲期间降低了系统的功耗。

典型值

在各个空气流示于表2注

该RC32364实现先进的电源管理，从而

大大降低了设备的平均功耗。

气流（英尺/分钟）

144 TQFP

200

400

600

800

1000

表2热阻（ CA ）在各种气流

修订历史

Histor

1999年8月：

从MIPS -II更改了引用MIPS 32 。

从MIPS -IV更改的引用， MIPS 64的值更改

时钟参数表，系统接口参数表，并

功耗表。删除了一些时序图。额外

JTAG时序图。

2000年1月12日：

就在TRST *信号更正信息

表3. TRST *要求在董事会外部上拉了下来。

2000年4月4日：

对于DCLK在系统界面调整值

参数表。增加了功率曲线。

2000年6月20日：

世易时移的数据输出保持， TDO

在输出延迟时间，和TPC输出延迟时间参数

系统接口参数表。对于PCST输出修正值

延迟时间的系统接口参数表。

散热注意事项

该RC32364是一个低功耗的CPU ，功耗约为0.9W

峰值功率。因此，没有特殊包装的考虑是必需的。

该RC32364是保证在0°到的情况下的温度范围内

+ 85°C ，对于商业级温度器件; - 工业40 °+ 85°

温度的设备。包的类型的设备的，速度（功率），

和气流条件影响等效的环境温度条件

系统蒸发散，将满足本规范。

相当于允许环境温度T

，可以计算出

从壳体使用到环境的热阻（

）的定

封装。下面的公式涉及的环境和温度的情况下

Tures的：

= T

- P *

其中P是最大功耗在热温度，

通过使用最大I计算

规范的设备。

5 21

*注：本文档中的信息如有更改，恕不另行通知

2000年6月20日