RISCore32300

TM

家庭

系统控制器芯片

IDT79RC32134

特点

RC32300家族系统控制器

- RC32364和RC32134之间的直接连接

- 高达75 MHz工作频率

- 传动锁存地址总线存储器和外设

- 直接控制，可选的外部数据缓冲区

- 可编程系统看门狗定时器

- 大和little endian支持

x

中断控制

- 提供服务的内部和外部数据源

- 允许每一个状态中断读取和屏蔽

x

三个通用32位定时器/计数器

x

可编程IO （ PIO ）

- 输入/输出/中断源

- 可单独编程

x

SDRAM / EDODRAM控制器（ 32位存储器只）

- 4银行，非交错式， 256 MB总

- 自动刷新代

x

UART接口

- 两个16550兼容的UART

- 波特率支持高达1.5M

x

8位/ 16位/ 32位引导PROM支持

x

边界扫描JTAG接口（ IEEE标准1149.1

兼容）

x

内存&外设控制器

- 6银行，高达8MB的银行

x

- 每行8/16 /或32位接口

- 支持闪存ROM ，SRAM，双端口存储器，和外设

全部擦除设备

- Intel或Motorola的风格IO支持外部等待状态发生器

化

x

4通道DMA

- 4个通用DMA ，每个字节序交换者和

字节通道数据对齐

- 任何通道可以用于PCI

- 支持内存到内存，内存到I / O，内存，用于─

PCI ， PCI至PCI I / O到I / O传输，而I / O支持

分散/集中

- 支持通过记录链表链接

- 支持非对齐传输

- 支持突发传输

- 可编程的突发长度

x

PCI桥接器

- 32位PCI ，高达33兆赫

- 版本2.1兼容

- 目标和主

- 主机或卫星

- 三个PCI插槽仲裁者，片

- 串行EEPROM支持，加载配置

注册

x

3.3V核心业务

x

具有5V容限I 3.3V的I / O操作/ O

x

208引脚PQFP封装

框图

CPU I / F

定时器，UART

中断模块

EDO / SDRAM

控制

存储I / O

控制

数据&地址总线

SDRAM / EDODRAM控制

内存&

I / O控制

DMA通道

RC32134

PCI I / F和桥

PCI总线

IDT标志为注册商标。 Integration公司的RC64145 ， RC64474 ， RC64475 ， RC32134 ， RC4600 ， RC4640 ， RC4650 ， RC4700 ， RC3041 ， RC3051 ， RC3052 ， RC3081 ， RISController和RISCore的商标

磨碎设备技术有限公司

1 25

2000集成设备技术有限公司

2001年4月9日

DSC 5602

IDT79RC32134

描述

该IDT79RC32134是一款高性能的系统控制器芯片

支持IDT的RISCore32300 CPU系列。该RC32134提供

直接连接到IDT的RC32364 32位嵌入式微处理器。

该RC32134提供系统逻辑用于引导存储器，主存储器，

I / O和PCI 。它还包括片上外设，如DMA信

内尔斯，复位电路，中断，定时器和UART。一起，所述

RC32364 CPU和RC32134系统控制器形成一个完整的

CPU子系统为嵌入式设计。

图1示出了典型的系统实现中，基于所述

RC32364 CPU和RC32134系统控制器。该RC32134间

直接面对向RC32364并提供了所有必要的控制

和地址信号，以驱动外部存储器和I / O 。注意，

根据CPU的数据总线的负载，外部数据缓冲器

可用于降低装载和隔离不同的存储器

地区。如图所示，在系统的结构框图，存储器和I / O的

数据通路是外部的RC32134 。

和来自内部的外围设备和寄存器是内部的

RC32134.

存储器控制器。

上的RC32134的存储器控制器

提供所有的地址总线和控制信号，用于连接所述

RC32364 CPU标准SRAM， PROM ， FLASH ，以及I / O和

包括引导PROM接口。内存控制器提供了六个

单独的芯片选择，并支持8,16和32位宽度的存储器和I /

OS 。两个芯片选择具有高度可配置的内存地址范围，

要支持，允许各种存储器类型和宽度的选择。

该RC32134提供了可选的外部数据收发控制

对于需要快速信号与大负荷的系统。

SDRAM控制器。

SDRAM控制器的优化提供

更高的吞吐量，同时利用现有的DRAM技术。在SDRAM

控制寄存器的直接管理四家银行的32位物理非跨

阔叶内存。每家银行为32位宽，最大支持

64 MB每家银行。总的内存支持256 MB 。在SDRAM

控制器有一个内置的刷新发生器。

EDO DRAM控制器。

该RC32134 EDO DRAM控制器

最多4个银行的非交错的32位宽的EDO DRAM的支持。

大多数的EDO DRAM引脚与SDRAM控制器共享，并

因此，这两个操作不能同时启用。 Selec-

SDRAM或EDO DRAM之间的重刑通过由在启动时

系统软件的操作。江户时代支持256 MB总的EDO

DRAM 。江户时代控制器有一个内置的刷新发生器。

PCI接口。

到主存储器和PCI之间传送数据

总线，该RC32134集成了一个PCI接口。在复位时PCI

接口可以被配置为主机或卫星接口。该

PCI接口支持32位PCI在高达33MHz的和是PCI规范

化，修订版2.1标准。

设备概述

该RC32134直接接口到RC32364的系统总线。该

RC32134锁存器内部，并解码从RC32364地址

它能够检测到存储器，I / O ，正在被访问或片上外围，

每RC32134的内部地址映射。该RC32134产生

所有必需的控制信号和地址总线到外部存储器

和I / O 。对于主内存， I / O ，片上外设，寄存器和PCI ，

该RC32134划分的物理地址空间分成14个不同的

地区。

数据路径本地存储器和外设（与例外

PCI化的）外部的RC32134 。来自PCI总线的数据路径

RC32364

时钟

RC32134

CPU I / F

串行

PIO

定时器，

UART ，

中断CTL

DMA

频道

DRAM CTL

内存&

I / O CTL

地址&

控制

内存

& I / O

SDRAM

32位数据

公共汽车

PCI桥与仲裁

32位， 33MHz的PCI总线

图1系统结构框图

2 25

2001年4月9日

IDT79RC32134

作为PCI高手， RC32134可以生成内存，I / O，或config-

uration周期直接从地方到PCI总线的访问。 PCI接口

采用了3槽PCI总线仲裁器，它包括固定式和圆

循环仲裁模式。

作为PCI目标，所述RC32134允许访问其内部寄存器

并通过PCI我的RISCore32300本地总线/ O读写，

或存储器读取和写入命令。该RC32134 PCI接口

支持换小端数据大端，当CPU

子系统被配置为大端排序系统。欲了解更多信息

该PDCI界面上，请参阅在PCI规范，修订

2.1.

DMA控制器。

个通用DMA通道将数据

源端口和目的端口之间。源和目的端口可以

是系统存储器， PCI或I / O设备。任何四个通道的可

用于PCI发起读取或写入。所有四个通道支持

描述符结构，允许高效的数据分散/集中。在DMA

控制器支持大，小端之间的数据交换

存储器和I / O子系统通过存储区域。它也支持四核

字突发传输。 I / O的处理所有外部16和8位存储器

作为内存映射，字对齐装置。

扩展中断控制器。

扩展中断控制器

提供中断逻辑，用于软件来分析各种RC32134

生成系统的中断，并增加了对已提供的控制

通过RC32364的CP0寄存器。每一个系统中断

注册并通过这个功能提供的挂起状态。该

挂起状态可以被用来自动生成一个硬件

中断通过个别屏蔽位的CPU。该中断

状态也可以任意地设定或通过直接写入软件清零。

PIO 。

设于RC32134可编程I / O （ PIO ）引脚使

任何未使用的外设引脚可以编程为使用一般

用离散量I / O引脚。这些PIO引脚可以通过软件编程

作为双向线路，使引脚值是在软件编程

输出模式以及软件可读，而在输入模式。在PIO

引脚也可以用作中断源向CPU 。最大

接口灵活性，而不需要大量的modifi-从而提供

阳离子板。

UART 。

该RC32134集成了两个16550 （增强版

的16450 ）不兼容的UART 。为了减轻软件的CPU过

头， 16550 UART可以放进FIFO模式，允许执行

任16450或16550兼容的软件。两组16字节

在16550模式被启用FIFO的：一组在接收数据

路径和在发射数据路径的一个组。波特率发生器

包括那个除以1系统时钟为64K ，并提供了16倍

时钟，用于驱动发射器和接收器的逻辑。

定时器/计数器。

三个片上32位通用定时器是

设置在RC32134 。每个定时器由两个计数和

比较寄存器。计数寄存器复位到零，然后计数

向上，直到它等于比较寄存器。当计及

比较寄存器相等时， TC_n输出被置为与计

然后复位至零。

JTAG 。

板级生产调试是通过促进

实现一个完全符合IEEE标准的。 1149.1 JTAG边界

扫描界面。

散热注意事项

该RC32134是保证在0 ℃到的情况下的温度范围内

+ 90°C ，对于商业级温度器件; - 40 ° C至+ 90°C用于工业

试验温度的设备。该装置与空气流的速度（功率）

条件影响等效的环境温度条件将

满足该规范。相当于允许环境温度，

T

A

可以使用从壳体的到环境的热阻来计算

(

CA

）给定的包。下面的方程涉及环境和

外壳温度：

T

A

= T

C

- P *

CA

其中P是最大功耗在热温度，

通过使用最大I计算

CC

规范的设备。

典型值

CA

在各个空气流示于表1

CA

气流（英尺/分钟）

208 PQFP

0

18

200

14

400

11

600

9

800

8

1000

7

表1热阻（ CA ）在各种气流

修订历史：

1999年7月21日：

更改如下：热阻值;表2引脚

说明;逻辑图 - RC32134 ;时钟参数温度

从85到90度; AC时序特性 - RC32134 ; DC elec-

Trical公司的特点;功耗 - RC32134 ;绝对

最大额定值图;销出208- PQFP表; RC32134备用

信号功能。

1999年9月2日：

纠正封装图144 -pin转

208-pin.

1999年11月1日：

从电源取出最大列

消耗表。

1999年11月9日：

从低移动脚208 （ sdram_245_oe_n ）

开车到高驱动器DC电气特性表。

2000年4月28日：

添加模式配置接口复位

第14页上的序列图。

3 25

2001年4月9日

IDT79RC32134

2000年1月6日：

- 重新排序

表2备用信号的PIO接口

并改变pci_eeprom_mdi到pci_eeprom_mdo 。

–

对于pci_eeprom_mdo切换备用引脚信号

pci_eeprom_mdi表2中的PCI接口部分。

–

切换备用引脚信号UART_RX和uart_tx在UART

表2的接口部分。

–

在RC32134备用信号功能表，改销

29 - 在Alt键＃ 1列引脚22名称。

–

中的注释部分改为64145引用32134

AC时序特性表。

–

更新了用户手册时序图参考列

在AC时序特性表。

二○○○年三月二十日：

改变的PCI速度33兆赫。

2000年6月20日：

值修改为三个本地内存/外设

ERAL总线信号的AC时序特性表。

2000年7月12日：

在UART修订津市和THLD符号数

AC时序特性表中的部分和修订参考

时序图。

2001年4月9日：

在本地内存/外设总线交流节

时序特性表，删除cpu_coldreset_n关联

Tsu4.

4 25

2001年4月9日

IDT79RC32134

引脚说明表

下表列出了设置在RC32134销。需要注意的是几个引脚复用和已分配备用功能。

这些引脚被指定，因此在本表中定义的。另外请注意，这些管脚名称后面_n为低电平有效的信号。

引脚名称

键入备用信号（S ）

描述

本地存储器和外设引脚

cpu_ad [31 ：0]的

I / O

不适用

CPU的地址/数据总线

这是RC32134的主复用和双向地址和数据总线。该RC32134

内部锁存该总线并使用它来产生必要的地址线到外部存储器

和外设。如果该事务是写入，则CPU驱动上cpu_ad数据（31 ：0）。在CPU

产生的交易数据，则CPU驱动器地址（ 31：4 ）插入cpu_ad总线，在此期间它的地址相。

在DMA产生的交易（或RC32134内部寄存器读取） ，地址是相

写操作期间未使用的芯片驱动器的数据。

CPU LSB地址总线

在CPU中产生交易数据时，CPU的驱动器地址（ 3:2）到cpu_addr总线。该

在数据阶段RC32134没有在内部使用的cpu_addr总线。然而， 8位或16位

内存或I / O系统必须高度mem_addr这两个引脚，而不是（ 3 ： 2 ） 。

CPU地址锁存使能

在CPU中产生交易数据时，该信号指示该cpu_ad （ 31： 0）被找到一个有效的

地址，并且可以通过RC32134内部锁存。

CPU周期中

在CPU产生的交易，这个低电平信号表示总线事务活动。

一个外部上拉电阻。

CPU写状态

在CPU产生的交易，这个低电平信号指示是否写是occur-

环。如果一个写操作没有发生，那么含义是一个读操作过程中。

CPU字节使能总线

过程中产生的CPU的数据，这些低电平有效信号指示哪个字节通道都在使用。

注意：

下表显示其cpu_be_n信号对应的字节通道，是否该

没有系统处于或大或小端模式

数据位

cpu_be_n[0]

cpu_be_n[1]

cpu_be_n[2]

cpu_be_n[3]

cpu_ack_n

O

不适用

7:0

15:8

23:16

31:24

cpu_addr [3：2 ]

I

不适用

cpu_ale

I

不适用

cpu_cip_n

I

不适用

CPU_WR_N

I

不适用

cpu_be_n [3 ：0]的

I

不适用

CPU ACKNOWLEDGE

过程中产生的CPU的交易，这低电平有效信号由RC32134生成以指示

本数据已被接受。

CPU上的数据

在CPU产生的交易，这个低电平信号，在数据阶段的指示

本数据是最后的数据。

CPU总线错误

在CPU和DMA产生的交易，这低电平信号表示总线错误

已经发生。此信号也可以任选地连接到一个中断信号线。

表2 RC32134引脚说明（页8 1 ）

cpu_last_n

I

不适用

cpu_buserr_n

O

不适用

5 25

2001年4月9日

RISCore32300

TM

家庭

系统控制器芯片

IDT79RC32134

特点

RC32300家族系统控制器

- RC32364和RC32134之间的直接连接

- 高达75 MHz工作频率

- 传动锁存地址总线存储器和外设

- 直接控制，可选的外部数据缓冲区

- 可编程系统看门狗定时器

- 大和little endian支持

x

中断控制

- 提供服务的内部和外部数据源

- 允许每一个状态中断读取和屏蔽

x

三个通用32位定时器/计数器

x

可编程IO （ PIO ）

- 输入/输出/中断源

- 可单独编程

x

SDRAM / EDODRAM控制器（ 32位存储器只）

- 4银行，非交错式， 256 MB总

- 自动刷新代

x

UART接口

- 两个16550兼容的UART

- 波特率支持高达1.5M

x

8位/ 16位/ 32位引导PROM支持

x

边界扫描JTAG接口（ IEEE标准1149.1

兼容）

x

内存&外设控制器

- 6银行，高达8MB的银行

x

- 每行8/16 /或32位接口

- 支持闪存ROM ，SRAM，双端口存储器，和外设

全部擦除设备

- Intel或Motorola的风格IO支持外部等待状态发生器

化

x

4通道DMA

- 4个通用DMA ，每个字节序交换者和

字节通道数据对齐

- 任何通道可以用于PCI

- 支持内存到内存，内存到I / O，内存，用于─

PCI ， PCI至PCI I / O到I / O传输，而I / O支持

分散/集中

- 支持通过记录链表链接

- 支持非对齐传输

- 支持突发传输

- 可编程的突发长度

x

PCI桥接器

- 32位PCI ，高达33兆赫

- 版本2.1兼容

- 目标和主

- 主机或卫星

- 三个PCI插槽仲裁者，片

- 串行EEPROM支持，加载配置

注册

x

3.3V核心业务

x

具有5V容限I 3.3V的I / O操作/ O

x

208引脚PQFP封装

框图

CPU I / F

定时器，UART

中断模块

EDO / SDRAM

控制

存储I / O

控制

数据&地址总线

SDRAM / EDODRAM控制

内存&

I / O控制

DMA通道

RC32134

PCI I / F和桥

PCI总线

IDT标志为注册商标。 Integration公司的RC64145 ， RC64474 ， RC64475 ， RC32134 ， RC4600 ， RC4640 ， RC4650 ， RC4700 ， RC3041 ， RC3051 ， RC3052 ， RC3081 ， RISController和RISCore的商标

磨碎设备技术有限公司

1 25

2000集成设备技术有限公司

2001年4月9日

DSC 5602

IDT79RC32134

描述

该IDT79RC32134是一款高性能的系统控制器芯片

支持IDT的RISCore32300 CPU系列。该RC32134提供

直接连接到IDT的RC32364 32位嵌入式微处理器。

该RC32134提供系统逻辑用于引导存储器，主存储器，

I / O和PCI 。它还包括片上外设，如DMA信

内尔斯，复位电路，中断，定时器和UART。一起，所述

RC32364 CPU和RC32134系统控制器形成一个完整的

CPU子系统为嵌入式设计。

图1示出了典型的系统实现中，基于所述

RC32364 CPU和RC32134系统控制器。该RC32134间

直接面对向RC32364并提供了所有必要的控制

和地址信号，以驱动外部存储器和I / O 。注意，

根据CPU的数据总线的负载，外部数据缓冲器

可用于降低装载和隔离不同的存储器

地区。如图所示，在系统的结构框图，存储器和I / O的

数据通路是外部的RC32134 。

和来自内部的外围设备和寄存器是内部的

RC32134.

存储器控制器。

上的RC32134的存储器控制器

提供所有的地址总线和控制信号，用于连接所述

RC32364 CPU标准SRAM， PROM ， FLASH ，以及I / O和

包括引导PROM接口。内存控制器提供了六个

单独的芯片选择，并支持8,16和32位宽度的存储器和I /

OS 。两个芯片选择具有高度可配置的内存地址范围，

要支持，允许各种存储器类型和宽度的选择。

该RC32134提供了可选的外部数据收发控制

对于需要快速信号与大负荷的系统。

SDRAM控制器。

SDRAM控制器的优化提供

更高的吞吐量，同时利用现有的DRAM技术。在SDRAM

控制寄存器的直接管理四家银行的32位物理非跨

阔叶内存。每家银行为32位宽，最大支持

64 MB每家银行。总的内存支持256 MB 。在SDRAM

控制器有一个内置的刷新发生器。

EDO DRAM控制器。

该RC32134 EDO DRAM控制器

最多4个银行的非交错的32位宽的EDO DRAM的支持。

大多数的EDO DRAM引脚与SDRAM控制器共享，并

因此，这两个操作不能同时启用。 Selec-

SDRAM或EDO DRAM之间的重刑通过由在启动时

系统软件的操作。江户时代支持256 MB总的EDO

DRAM 。江户时代控制器有一个内置的刷新发生器。

PCI接口。

到主存储器和PCI之间传送数据

总线，该RC32134集成了一个PCI接口。在复位时PCI

接口可以被配置为主机或卫星接口。该

PCI接口支持32位PCI在高达33MHz的和是PCI规范

化，修订版2.1标准。

设备概述

该RC32134直接接口到RC32364的系统总线。该

RC32134锁存器内部，并解码从RC32364地址

它能够检测到存储器，I / O ，正在被访问或片上外围，

每RC32134的内部地址映射。该RC32134产生

所有必需的控制信号和地址总线到外部存储器

和I / O 。对于主内存， I / O ，片上外设，寄存器和PCI ，

该RC32134划分的物理地址空间分成14个不同的

地区。

数据路径本地存储器和外设（与例外

PCI化的）外部的RC32134 。来自PCI总线的数据路径

RC32364

时钟

RC32134

CPU I / F

串行

PIO

定时器，

UART ，

中断CTL

DMA

频道

DRAM CTL

内存&

I / O CTL

地址&

控制

内存

& I / O

SDRAM

32位数据

公共汽车

PCI桥与仲裁

32位， 33MHz的PCI总线

图1系统结构框图

2 25

2001年4月9日

IDT79RC32134

作为PCI高手， RC32134可以生成内存，I / O，或config-

uration周期直接从地方到PCI总线的访问。 PCI接口

采用了3槽PCI总线仲裁器，它包括固定式和圆

循环仲裁模式。

作为PCI目标，所述RC32134允许访问其内部寄存器

并通过PCI我的RISCore32300本地总线/ O读写，

或存储器读取和写入命令。该RC32134 PCI接口

支持换小端数据大端，当CPU

子系统被配置为大端排序系统。欲了解更多信息

该PDCI界面上，请参阅在PCI规范，修订

2.1.

DMA控制器。

个通用DMA通道将数据

源端口和目的端口之间。源和目的端口可以

是系统存储器， PCI或I / O设备。任何四个通道的可

用于PCI发起读取或写入。所有四个通道支持

描述符结构，允许高效的数据分散/集中。在DMA

控制器支持大，小端之间的数据交换

存储器和I / O子系统通过存储区域。它也支持四核

字突发传输。 I / O的处理所有外部16和8位存储器

作为内存映射，字对齐装置。

扩展中断控制器。

扩展中断控制器

提供中断逻辑，用于软件来分析各种RC32134

生成系统的中断，并增加了对已提供的控制

通过RC32364的CP0寄存器。每一个系统中断

注册并通过这个功能提供的挂起状态。该

挂起状态可以被用来自动生成一个硬件

中断通过个别屏蔽位的CPU。该中断

状态也可以任意地设定或通过直接写入软件清零。

PIO 。

设于RC32134可编程I / O （ PIO ）引脚使

任何未使用的外设引脚可以编程为使用一般

用离散量I / O引脚。这些PIO引脚可以通过软件编程

作为双向线路，使引脚值是在软件编程

输出模式以及软件可读，而在输入模式。在PIO

引脚也可以用作中断源向CPU 。最大

接口灵活性，而不需要大量的modifi-从而提供

阳离子板。

UART 。

该RC32134集成了两个16550 （增强版

的16450 ）不兼容的UART 。为了减轻软件的CPU过

头， 16550 UART可以放进FIFO模式，允许执行

任16450或16550兼容的软件。两组16字节

在16550模式被启用FIFO的：一组在接收数据

路径和在发射数据路径的一个组。波特率发生器

包括那个除以1系统时钟为64K ，并提供了16倍

时钟，用于驱动发射器和接收器的逻辑。

定时器/计数器。

三个片上32位通用定时器是

设置在RC32134 。每个定时器由两个计数和

比较寄存器。计数寄存器复位到零，然后计数

向上，直到它等于比较寄存器。当计及

比较寄存器相等时， TC_n输出被置为与计

然后复位至零。

JTAG 。

板级生产调试是通过促进

实现一个完全符合IEEE标准的。 1149.1 JTAG边界

扫描界面。

散热注意事项

该RC32134是保证在0 ℃到的情况下的温度范围内

+ 90°C ，对于商业级温度器件; - 40 ° C至+ 90°C用于工业

试验温度的设备。该装置与空气流的速度（功率）

条件影响等效的环境温度条件将

满足该规范。相当于允许环境温度，

T

A

可以使用从壳体的到环境的热阻来计算

(

CA

）给定的包。下面的方程涉及环境和

外壳温度：

T

A

= T

C

- P *

CA

其中P是最大功耗在热温度，

通过使用最大I计算

CC

规范的设备。

典型值

CA

在各个空气流示于表1

CA

气流（英尺/分钟）

208 PQFP

0

18

200

14

400

11

600

9

800

8

1000

7

表1热阻（ CA ）在各种气流

修订历史：

1999年7月21日：

更改如下：热阻值;表2引脚

说明;逻辑图 - RC32134 ;时钟参数温度

从85到90度; AC时序特性 - RC32134 ; DC elec-

Trical公司的特点;功耗 - RC32134 ;绝对

最大额定值图;销出208- PQFP表; RC32134备用

信号功能。

1999年9月2日：

纠正封装图144 -pin转

208-pin.

1999年11月1日：

从电源取出最大列

消耗表。

1999年11月9日：

从低移动脚208 （ sdram_245_oe_n ）

开车到高驱动器DC电气特性表。

2000年4月28日：

添加模式配置接口复位

第14页上的序列图。

3 25

2001年4月9日

IDT79RC32134

2000年1月6日：

- 重新排序

表2备用信号的PIO接口

并改变pci_eeprom_mdi到pci_eeprom_mdo 。

–

对于pci_eeprom_mdo切换备用引脚信号

pci_eeprom_mdi表2中的PCI接口部分。

–

切换备用引脚信号UART_RX和uart_tx在UART

表2的接口部分。

–

在RC32134备用信号功能表，改销

29 - 在Alt键＃ 1列引脚22名称。

–

中的注释部分改为64145引用32134

AC时序特性表。

–

更新了用户手册时序图参考列

在AC时序特性表。

二○○○年三月二十日：

改变的PCI速度33兆赫。

2000年6月20日：

值修改为三个本地内存/外设

ERAL总线信号的AC时序特性表。

2000年7月12日：

在UART修订津市和THLD符号数

AC时序特性表中的部分和修订参考

时序图。

2001年4月9日：

在本地内存/外设总线交流节

时序特性表，删除cpu_coldreset_n关联

Tsu4.

4 25

2001年4月9日

IDT79RC32134

引脚说明表

下表列出了设置在RC32134销。需要注意的是几个引脚复用和已分配备用功能。

这些引脚被指定，因此在本表中定义的。另外请注意，这些管脚名称后面_n为低电平有效的信号。

引脚名称

键入备用信号（S ）

描述

本地存储器和外设引脚

cpu_ad [31 ：0]的

I / O

不适用

CPU的地址/数据总线

这是RC32134的主复用和双向地址和数据总线。该RC32134

内部锁存该总线并使用它来产生必要的地址线到外部存储器

和外设。如果该事务是写入，则CPU驱动上cpu_ad数据（31 ：0）。在CPU

产生的交易数据，则CPU驱动器地址（ 31：4 ）插入cpu_ad总线，在此期间它的地址相。

在DMA产生的交易（或RC32134内部寄存器读取） ，地址是相

写操作期间未使用的芯片驱动器的数据。

CPU LSB地址总线

在CPU中产生交易数据时，CPU的驱动器地址（ 3:2）到cpu_addr总线。该

在数据阶段RC32134没有在内部使用的cpu_addr总线。然而， 8位或16位

内存或I / O系统必须高度mem_addr这两个引脚，而不是（ 3 ： 2 ） 。

CPU地址锁存使能

在CPU中产生交易数据时，该信号指示该cpu_ad （ 31： 0）被找到一个有效的

地址，并且可以通过RC32134内部锁存。

CPU周期中

在CPU产生的交易，这个低电平信号表示总线事务活动。

一个外部上拉电阻。

CPU写状态

在CPU产生的交易，这个低电平信号指示是否写是occur-

环。如果一个写操作没有发生，那么含义是一个读操作过程中。

CPU字节使能总线

过程中产生的CPU的数据，这些低电平有效信号指示哪个字节通道都在使用。

注意：

下表显示其cpu_be_n信号对应的字节通道，是否该

没有系统处于或大或小端模式

数据位

cpu_be_n[0]

cpu_be_n[1]

cpu_be_n[2]

cpu_be_n[3]

cpu_ack_n

O

不适用

7:0

15:8

23:16

31:24

cpu_addr [3：2 ]

I

不适用

cpu_ale

I

不适用

cpu_cip_n

I

不适用

CPU_WR_N

I

不适用

cpu_be_n [3 ：0]的

I

不适用

CPU ACKNOWLEDGE

过程中产生的CPU的交易，这低电平有效信号由RC32134生成以指示

本数据已被接受。

CPU上的数据

在CPU产生的交易，这个低电平信号，在数据阶段的指示

本数据是最后的数据。

CPU总线错误

在CPU和DMA产生的交易，这低电平信号表示总线错误

已经发生。此信号也可以任选地连接到一个中断信号线。

表2 RC32134引脚说明（页8 1 ）

cpu_last_n

I

不适用

cpu_buserr_n

O

不适用

5 25

2001年4月9日