SwitchStar
TM
ATM信元以
8×8的1.2Gbps的无阻塞
集成交换内存
功能列表
单芯片支持155Mbps的在每一个8 ×8口交换机
PORT
!
中央内存架构消除了头的线
阻断通过与所有端口共享存储器阵列
!
低功耗
- 为330mW （典型值）。
!
数据路径接口（ DPI ）提供可配置的输入和
输出端口;多达8个接收和8发送端口
155Mbps
!
支持数据传输速率高达1.2Gbps的到一个32位宽的端口
配置;每4位端口155Mbps的
!
可级联为更大的开关配置
!
快速输入/输出端口的循环时间
!
扩展器和集中器的功能是完全支持
输入和输出端口配置选项
!
8192细胞（每52至56个字节）的片上缓冲存储器
容量
!
!
IDT77V400
!
!
!
!
!
!
!
!
52个可配置单元的长度， 53 ， 54 ， 55 ，或56个字节可以
可以独立地选择用于输入和输出端口
字节加法或减法字节为X4 / X8至X16 / X32
转换能力
内部标题循环冗余校验（CRC）和
生成逻辑芯片上
头变形，预挂起和后挂起操作
可同时作为多播和广播
能力
队列控制器系统高带宽控制端口
块，多达36 MHz的周期时间
可以与同伴IDT77V500交换机使用
控制器或自定义逻辑的交通管理
工业级温度范围（-40 ° C至+ 85°C ），可
单+ 3.3V ± 300mV的电源
可在一个208引脚塑料四方扁平封装（ PQFP ）和
256球BGA
框图
外部接口
全球安装
与控制
8位处理器/
呼叫建立
经理
或IDT77V550
数据
控制
IDT77V500
开关
调节器
数据
控制
155Mbps
PHY
端口0
端口0
155Mbps
PHY
,
IDT77V400
开关
内存
155Mbps
PHY
7港
7港
155Mbps
PHY
3606 DRW 01
使用IDT77V400打开内存图1典型的8x8交换机配置
SwitchStar和IDT标识是注册为Integrated Device Technology ， Inc.的商标。
1 26
2001年集成设备技术有限公司
2001年3月31日
DSC六分之三千六百○六
IDT77V400
描述
该IDT77V400 ATM信元交换基于内存提供
逻辑和必要执行高速缓冲存储器和
接通ATM信元的数据业务。单IDT77V400提供
成本效益的开关元件来实现8×8 155Mbps的开关
与1.2Gbps的总交换带宽。用户可配置的数据
端口提供1.2Gbps的总带宽为接收和
发送功能，以及细胞的长度是用户可编程的，以达
56个字节。
该存储器用于存放8192的ATM信元，其中每一个可
一样大的长度的56个字节。在主单元存储器中实现
作为一个缓冲存储器阵列，和一个芯片上的单元地址计数器保持
轨道细胞更新的要求。也有16双缓冲的
ERED串行存取存储器（ SAM ） ; 8 ，用于接收和8的
发送该ATM信元。
输入数据端口和输出数据端口是从配置
的4比特在155Mbps的每个最多一个32位宽的端口8端口
1.2Gbps的。的16个数据端口的异步相对于各
另外，每个端口提供一个独立的数据时钟和细胞
帧信号的小区指示开始。这些导弹是双缓冲
对于每个输入，每个输出端口，以允许一个小区被转移到
或从内部存储器，而数据端口将继续接收数据或
发送的第二小区。细胞骨架和数据时钟信号imple-
换货一个简单的握手和同步协议，该协议允许
多个开关记忆被连接来构建更大的开关
阵列，而不需要额外的硬件。
该IDT77V400的控制接口包括一个6位的命令
公交车（ CMD0-5 ） ，一个32位的控制数据总线（ IOD0-31 ） ，片选引脚
（ CS ） ， 4位地址字段（ ADDR0-3 ） ， RESET引脚，输出使能
引脚（ OE ） ，控制使能引脚（ CTLEN ）和CRCERR引脚。所有的控制
操作相同步到系统时钟（SCLK） ，
除了RESET的， CTLEN和OE ，这是完全asynchro-
知性。
该IDT77V400的内部配置寄存器可以是
通过控制数据总线存取来定义单元长度和
输入和输出数据的端口配置。内部错误和状态寄存器
TER值包含关于每个SAM的状态信息，并可以访问
通过控制数据总线（ IOD0-31 ） 。输入SAM全部或输出SAM
可以在一个访问操作来获得所有的地对空导弹空的状态。
对于短的或长的细胞和接收的附加信息
输入SAM的溢出，也可以通过控制数据总线获得。
切换记忆的指令集提供了功能
在共享内存中存储单元，输出装地空导弹，轮询
的数据端口的状态，检索和存储原始或修改的
标题字节和预挂起或后挂起字节，并刷新该小区
内存。包头CRC错误是由一个低CRCERR针指示;该
CRC比字节，也可以通过在状态寄存器访问
其指示检测到错误在其上IPORT 。一个新的CRC
当存储一个新的报头中的PHEC命令可以生成。
信头可以在细胞接收的输入端口被修改或
在细胞发送的输出端口。用户定义的预挂起和后
挂起的字节也可以被存储，检索，并通过改性
控制数据总线。
该IDT77V400有一个通用的控制接口，它支持
各种排队学科。通过保持在一个存储器控制
外部控制器，系统级的切换性能可以被修改
随着时间推移，需求的变化。在正常操作中，开关
存储器端口状态是通过控制轮询由控制功能
数据总线。在接收到一个单元中，控制功能可以检索
头，检查CRC结果，如果之前需要存储一个新的头
移动单元对共享存储器。预先计划或后挂起
字节也可加入或在此期间进行检索。输出端口
被轮询的同时，以确定何时发送新的细胞的
输出导弹。的输入端口的单元的长度不需要是
相同输出端口单元的长度，虽然所有的输入端口和输出
端口分别必须配置为相同的细胞长度。
请参考SwichStar用户手册附加功能
细节和执行情况。
该IDT77V400完全3.3V的LVTTL兼容，并且被包装在
一个208引脚塑料四方扁平封装（ PQFP ）和256焊球BGA封装。
2 26
2001年3月31日
SwitchStar
TM
ATM信元以
8×8的1.2Gbps的无阻塞
集成交换内存
功能列表
单芯片支持155Mbps的在每一个8 ×8口交换机
PORT
!
中央内存架构消除了头的线
阻断通过与所有端口共享存储器阵列
!
低功耗
- 为330mW （典型值）。
!
数据路径接口（ DPI ）提供可配置的输入和
输出端口;多达8个接收和8发送端口
155Mbps
!
支持数据传输速率高达1.2Gbps的到一个32位宽的端口
配置;每4位端口155Mbps的
!
可级联为更大的开关配置
!
快速输入/输出端口的循环时间
!
扩展器和集中器的功能是完全支持
输入和输出端口配置选项
!
8192细胞（每52至56个字节）的片上缓冲存储器
容量
!
!
IDT77V400
!
!
!
!
!
!
!
!
52个可配置单元的长度， 53 ， 54 ， 55 ，或56个字节可以
可以独立地选择用于输入和输出端口
字节加法或减法字节为X4 / X8至X16 / X32
转换能力
内部标题循环冗余校验（CRC）和
生成逻辑芯片上
头变形，预挂起和后挂起操作
可同时作为多播和广播
能力
队列控制器系统高带宽控制端口
块，多达36 MHz的周期时间
可以与同伴IDT77V500交换机使用
控制器或自定义逻辑的交通管理
工业级温度范围（-40 ° C至+ 85°C ），可
单+ 3.3V ± 300mV的电源
可在一个208引脚塑料四方扁平封装（ PQFP ）和
256球BGA
框图
外部接口
全球安装
与控制
8位处理器/
呼叫建立
经理
或IDT77V550
数据
控制
IDT77V500
开关
调节器
数据
控制
155Mbps
PHY
端口0
端口0
155Mbps
PHY
,
IDT77V400
开关
内存
155Mbps
PHY
7港
7港
155Mbps
PHY
3606 DRW 01
使用IDT77V400打开内存图1典型的8x8交换机配置
SwitchStar和IDT标识是注册为Integrated Device Technology ， Inc.的商标。
1 26
2001年集成设备技术有限公司
2001年3月31日
DSC六分之三千六百○六
IDT77V400
描述
该IDT77V400 ATM信元交换基于内存提供
逻辑和必要执行高速缓冲存储器和
接通ATM信元的数据业务。单IDT77V400提供
成本效益的开关元件来实现8×8 155Mbps的开关
与1.2Gbps的总交换带宽。用户可配置的数据
端口提供1.2Gbps的总带宽为接收和
发送功能，以及细胞的长度是用户可编程的，以达
56个字节。
该存储器用于存放8192的ATM信元，其中每一个可
一样大的长度的56个字节。在主单元存储器中实现
作为一个缓冲存储器阵列，和一个芯片上的单元地址计数器保持
轨道细胞更新的要求。也有16双缓冲的
ERED串行存取存储器（ SAM ） ; 8 ，用于接收和8的
发送该ATM信元。
输入数据端口和输出数据端口是从配置
的4比特在155Mbps的每个最多一个32位宽的端口8端口
1.2Gbps的。的16个数据端口的异步相对于各
另外，每个端口提供一个独立的数据时钟和细胞
帧信号的小区指示开始。这些导弹是双缓冲
对于每个输入，每个输出端口，以允许一个小区被转移到
或从内部存储器，而数据端口将继续接收数据或
发送的第二小区。细胞骨架和数据时钟信号imple-
换货一个简单的握手和同步协议，该协议允许
多个开关记忆被连接来构建更大的开关
阵列，而不需要额外的硬件。
该IDT77V400的控制接口包括一个6位的命令
公交车（ CMD0-5 ） ，一个32位的控制数据总线（ IOD0-31 ） ，片选引脚
（ CS ） ， 4位地址字段（ ADDR0-3 ） ， RESET引脚，输出使能
引脚（ OE ） ，控制使能引脚（ CTLEN ）和CRCERR引脚。所有的控制
操作相同步到系统时钟（SCLK） ，
除了RESET的， CTLEN和OE ，这是完全asynchro-
知性。
该IDT77V400的内部配置寄存器可以是
通过控制数据总线存取来定义单元长度和
输入和输出数据的端口配置。内部错误和状态寄存器
TER值包含关于每个SAM的状态信息，并可以访问
通过控制数据总线（ IOD0-31 ） 。输入SAM全部或输出SAM
可以在一个访问操作来获得所有的地对空导弹空的状态。
对于短的或长的细胞和接收的附加信息
输入SAM的溢出，也可以通过控制数据总线获得。
切换记忆的指令集提供了功能
在共享内存中存储单元，输出装地空导弹，轮询
的数据端口的状态，检索和存储原始或修改的
标题字节和预挂起或后挂起字节，并刷新该小区
内存。包头CRC错误是由一个低CRCERR针指示;该
CRC比字节，也可以通过在状态寄存器访问
其指示检测到错误在其上IPORT 。一个新的CRC
当存储一个新的报头中的PHEC命令可以生成。
信头可以在细胞接收的输入端口被修改或
在细胞发送的输出端口。用户定义的预挂起和后
挂起的字节也可以被存储，检索，并通过改性
控制数据总线。
该IDT77V400有一个通用的控制接口，它支持
各种排队学科。通过保持在一个存储器控制
外部控制器，系统级的切换性能可以被修改
随着时间推移，需求的变化。在正常操作中，开关
存储器端口状态是通过控制轮询由控制功能
数据总线。在接收到一个单元中，控制功能可以检索
头，检查CRC结果，如果之前需要存储一个新的头
移动单元对共享存储器。预先计划或后挂起
字节也可加入或在此期间进行检索。输出端口
被轮询的同时，以确定何时发送新的细胞的
输出导弹。的输入端口的单元的长度不需要是
相同输出端口单元的长度，虽然所有的输入端口和输出
端口分别必须配置为相同的细胞长度。
请参考SwichStar用户手册附加功能
细节和执行情况。
该IDT77V400完全3.3V的LVTTL兼容，并且被包装在
一个208引脚塑料四方扁平封装（ PQFP ）和256焊球BGA封装。
2 26
2001年3月31日
QQ：2881677436 复制
